Методические указания по выполнению курсовой работы (1083793), страница 2
Текст из файла (страница 2)
Варианты заданий к части 4.2.Группа команд и номер команды в группе, приведенный в таблице вариантов:Группа команд I: Поразрядные операции над Операндом1 и Операндом21. Операнд1–И–Операнд22. (НЕ-Операнд1)–И–Операнд23. Операнд1–И–(НЕ-Операнд2)4. НЕ-(Операнд1–И–Операнд2)5. Операнд1–ИЛИ–Операнд26. (НЕ-Операнд1)–ИЛИ–Операнд27. Операнд1–ИЛИ–(НЕ-Операнд2)8. НЕ-(Операнд1–ИЛИ–Операнд2)9. Операнд1–ИСКЛЮЧАЮЩЕЕ_ИЛИ–Операнд210. (НЕ-Операнд1)–ИСКЛЮЧАЮЩЕЕ_ИЛИ – Операнд211. Операнд1–ИСКЛЮЧАЮЩЕЕ ИЛИ–(НЕ-Операнд 2)12. НЕ-(Операнд1–ИСКЛЮЧАЮЩЕЕ ИЛИ–Операнд2)Группа команд II: Логические операции над Операндом1 и Операндом21.
Операнд1–логическое_И–Операнд22. (НЕ-Операнд1)–логическое_И–Операнд23. Операнд1–логическое_И–(НЕ-Операнд2)4. НЕ-(Операнд1–логическое_И–Операнд2)5. НЕ-((НЕ-Операнд1)–логическое_И–Операнд2)6. НЕ-(Операнд1–логическое_И–(НЕ-Операнд2))7. Операнд1–логическое_ИЛИ–Операнд28. (НЕ-Операнд1)–логическое_ИЛИ–Операнд29. Операнд1–логическое_ИЛИ–(НЕ-Операнд 2)10. НЕ-(Операнд1–логическое_ИЛИ–Операнд2)11. НЕ-((НЕ-Операнд1)–логическое_ИЛИ–Операнд2)12. НЕ-(Операнд1–логическое_ИЛИ–(НЕ-Операнд2))Группа команд III: Битовые операции над Операндом1 и Операндом21.
логический сдвиг Операнд1 влево на число разрядов, задаваемых Операнд22. логический сдвиг Операнд1 вправо на число разрядов, задаваемых Операнд23. арифметический сдвиг Операнд1 влево на число разрядов, задаваемых Операнд24. арифметический сдвиг Операнд1 вправо на число разрядов, задаваемых Операнд25. сброс в 0 разряда Операнд1, номер которого задаётся Операнд26.
установка в 1 разряда Операнд1, номер которого задаётся Операнд27. инверсия разряда Операнд1, номер которого задаётся Операнд2IV Арифметические операции над Операндом1 и Операндом21. сложение2. вычитание (из Операнда1 вычитается Операнд2)3. квадрат Операнд1 (на основе встроенного оператора Verilog)4. квадрат Операнд2 (на основе встроенного оператора Verilog)5. квадрат Операнд1 (используя операции сложения со сдвигом)6. квадрат Операнд2 (используя операции сложения со сдвигом)Группа команд V: Прочие операции1.
инкремент Операнд12. инкремент Операнд23. декремент Операнд14. декремент Операнд25. конкатенация операндов 1 и 266. репликация Операнд17. репликация Операнд28. инверсия Операнд19. инверсия Операнд210. вывод меньшего операнда11. вывод большего операнда12. вывод кода DB h если операнды равны13.
вывод кода С3 h если операнды не равныВариант123456789101112131415161718192021222324252627282930313233343536373839404142434445Номер операции АЛУ в группе (к п. 4.2.)IIIIIIIVV1211161122271033389444985551076661161271125111213410231393422845317564121615112126103237943488545976561061261115117212410131339241283521746312151411262510313694247853587646961251105116211410731239141328251173621111161022279333884449755510666611512711241112133102317Вариант46474849505152535455565758596061626364656667686970Номер операции АЛУ в группе (к п.
4.2.)IIIIIIIVV2934218453127564111615102126932378434875459665610512611141172123101313292411835212746310151492625831367424765358564694125110311621121073121914135.1.3. Варианты работы счетчика (часть 4.3. задания):1. Счет от большего к меньшему значению и вывод конечного значения.2. Счет от меньшего к большему значению и вывод конечного значения.3. Счет от начального значения, задаваемого операндом 1, до суммы значенийоперандов и вывод конечного значения.4. Счет от начального значения, задаваемого большим операндом, до значенияразности большего и меньшего операндов и вывод конечного значения.5.
Целочисленное деление большего операнда на меньший и вывод частного.6. Целочисленное деление большего операнда на меньший и вывод остатка.7. Счёт от 0 до задаваемой операндом 1 величины, и индикация текущего значениясчетчика.8. Счёт от величины, задаваемой операндом 2, до 0 и индикация текущего значениясчетчика.8Вариант1234567891011121314151617181920212223Счетчик(к п.
4.3.)12345678123456781234567Вариант2425262728293031323334353637383940414243444546Счетчик(к п. 4.3.)81234567812345678123456Вариант474849505152535455565758596061626364656667686970Счетчик(к п. 4.3.)7812345678123456781234569Приложение 5.2. Варианты заданий повышенной сложностиКурсовые работы по проектированию цифровых устройств на Verilog(варианты повышенной сложности, выполняются по согласованию спреподавателем)1. Формирователь видеосигналов стандарта VGA2. Видеоконтроллер с поддержкой текстового режима3.
Ускоритель двумерной графики4. Автомат управления текстовым LCD5. Приемник пакетов Ethernet6. Передатчик пакетов Ethernet по протоколу UDP7. Контроллер RS-2328. Программируемый таймер9. Арифметико-логическое устройство10. Программируемая линия задержки11.
Формирователь импульсов с программируемым гистерезисом12. Схема подавления дребезга при работе с механическими переключателями13. Измеритель частоты методом счета импульсов14. Измеритель частоты методом измерения периода15. Контроллер широтно-импульсной модуляции16. Схема управления трехфазным двигателем17. Контроллер датчика температуры с последовательным интерфейсом18. Вычислительный модуль с архитектурой SIMD19. Конвейеризованное вычислительное устройство20.
КИХ-фильтр с постоянными коэффициентами21. Формирователь периодических сигналов22. Устройство микширования аудиосигналов23. Спектроанализатор на основе IP-ядра БПФ24. Вычислитель тригонометрических функций на основе IP-ядра CORDIC25. АЛУ для чисел в формате с плавающей точкой на основе IP-ядра FPU26. Контроллер для управления шаговым двигателем27. Устройство обеспечения плавного запуска мощной нагрузки28. Цифровой приемник прямого усиления29.
Контроллер динамической подсветки для ЖК телевизора30. Устройство аппаратного масштабирования одномерной текстуры10ПРИЛОЖЕНИЕ 5.3 Описание отладочной платы ALTYSОбщие сведенияПлата Atlys это отладочный набор, основанный на ПЛИС Xilinx Spartan-6 LX45 FPGA.Наличие на плате FPGA большого набора периферийных устройств высокого уровня,таких как: Gbit Ethernet, HDMI контроллер, память типа DDR2 (128 Мб, с длинной слова 16бит), и разъемы аудио и USB, делают плату Atlys идеальным управляющим устройством дляширокого ряда цифровых систем, включая разработку процессоров основанную на ядреMicroBlaze фирмы Xilinx. Плата Atlys совместима с САПР Xilinx (ChipScope, EDK, WebPack идр.) следовательно, разработка устройства не требует дополнительных денежных затрат.Микросхема FPGASpartan-6 LX45 оптимизирована для реализации устройстввысокопроизводительной логики и включает в себя:6.822 ячейки, каждая из которых содержит четыре 6-ти выводные таблицыпреобразования (LUT), и 8 триггеров;быстродействующие блоки RAM с общим объемом 2,1 Mbit;четыре блока управления синхронизацией (восемь DCM и четыре PLL);шесть систем фазовой автоподстройки частоты;58 DSP ячейки;тактовая частота порядка 500 МГц.11Плата Atlys также включает в себя новую систему фирмы Digilent, Adept USB2.
Данаясистема предназначена для программирования FPGA, проверки питающих напряжений,автоматическое тестирование платы и осуществления упрощенной передачи пользовательскихданных.Полный набор поддерживаемых платой IP ядер и примеры проектов, а также большойвыбор дополнений для платы можно найти на сайте: www.digilentinc.com.ХАРАКТЕРИСТИКИFPGA серии Spartan 6 LX45, фирмы Xilinx, BGA корпус, 324 вывода;DDR2 память, объемом 128Мбайт, с длинной слова 16 бит;10/100/1000 Ethernet (протокол физического уровня);2 порта USB для программирования и обмена данными;Встроенный USB-UART мост, и USB-HID порт (для “мышки” и клавиатуры);Два HDMI входа и выхода;AC-97 аудио кодек;Контроль питания в режиме реального времени для всех питающих напряжений;16Мбайт x 4 SPI Flash память для конфигурирования и хранении данных;100Мгц КМОП генератор;48 выводов разведены на внешние разъемы;GPIO включает в себя 6 кнопок, 8 светодиодов и переключателей.НАСТРОЙКАПосле включения платы, FPGA должна быть сконфигурирована, для выполнения какихлибо функций.
Конфигурации FPGA может быть осуществлена тремя способами:1.При помощи ПК подключенного к плате через USB или JTAG разъем;2.Автоматически, при подаче питании, при помощи конфигурационного файла,записанного во Flash памяти;3.При помощи конфигурационного файла записанного на USB накопитель,подключенный в разъем USB-HID.Расположенной на плате перемычкой (JP11) осуществляется выбор между JTAG/USB ипрограммированием из ROM. Если перемычка разомкнута, то FPGA автоматически считываетконфигурационный файл, записанный в ROM, при подаче питания на плату. Если перемычказамкнута, то FPGA остается в режиме ожидания пока не будет сконфигурирована поинтерфейсу JTAG или последовательному программируемому порту.12Перемычка JP12 должна быть всегда замкнута (либо на3.3В, либо на 2.5В).
Если перемычка JP12 разомкнута, то банк 2FPGA недоступен, также как и подтяжка к питанию для CCLK,DONE, PROGRAM_B и INIT_B. FPGA в этом случае будетнаходится в состояние сброса, и не будет доступна дляконфигурации по JTAG или из ROM.Для программирования FPGA и ROM, могут бытьиспользованы бесплатные программы Digilent и Xilinx.Файл прошивки хранится в FPGA при помощи ячеекпамяти типа SRAM. Данный файл содержит в себе информациюо логических функциях и соединениях, и остается неизменным,пока не будет отключено питание или не будет перезаписандругим файлом.Через интерфейс JTAG передаются конфигурационныефайлы типа *.bin или *.svf, через USB интерфейс - *.bit файлы, вROM память могут быть записаны *.bin, *.bit, *.svf или *.mcsфайлы.Файлы конфигурации могут быть созданы как припомощи WebPack, так и EDK из исходных файлов, описанныхпри помощи VHDL, Verilog или из схематичекогопредставления.
EDK может быть использовано дляпроектирования процессорных систем. ПрограммированияFPGA и ROM выполняются при помощи программы iMPACTили Adept, через порт, обозначенный как Adept USB(маркировка на плате “Prog”).При программировании FPGA файлы *.bit или *.svfзаписываются непосредственно в память FPGA через JTAGUSB порт. Программирование ROM памяти осуществляется в два этапа. Сначалапрограммируется FPGA схемой программирования ROM памяти по интерфейсу SPI, а затемданные передаются в ROM через FPGA (данный процесс выполняется при выборе в меню“program ROM”). После записи конфигурационного файла в ROM, FPGA будет загруженаавтоматически при следующем включении или после сброса, если перемычка JP11 неустановлена.FPGA может быть сконфигурирована при помощи карты памяти, подключенной кразъему USB-HID.
Для такого конфигурирования необходимо выполнение условий, чтобы в еекорневой директории был записан только один *.bit файл, перемычка JP11 установлена иподключено питание.USB ПОРТ ДЛЯ IMPACT И ADEPT13Порт Adept совместим с программой iMPACT фирмы Xilinx, если на управляющемкомпьютере установлено дополнение от Digilent. Данное дополнение автоматически переводитiMPACT-команды JTAG в формат, совместимый с USB портом от Digilent.Для программировании FPGA через программу Adept, необходимо выбрать вкладкуConfig, и убедиться в том, что плата Atlys подключена и FPGA найдена.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
