Готовая курсовая работа неизвестного варианта (1082199), страница 2
Текст из файла (страница 2)
A5 Y5
A6 Y6
A7 Y7
A8 Y8
A9 Y9
A10 Y10
A11 Y11
A12 Y12
A13 Y13
A14 Y14
A15 Y15
A0
B1
B2
B3
B4
B5
B6
B7
B8
B9
B10
B11
B12
B13
B14
B15
V
W
Где A0-A15, B0-B15 – входные шины данных. V – сигнал выбора шины, W – сигнал разрешения выбора шины.
Таблица истинности:
Вход | Выход | |||
W | V | A | B | Y |
0 | 0 | ai | bi | Z |
0 | 1 | ai | bi | Z |
1 | 0 | ai | bi | A |
1 | 1 | ai | bi | B |
Z – 3-е состояние. Выходные линии ведут себя как при физическом обрыве.
-
Регистр.
16 разрядный регистр-защелку можно легко построить из четырех K555ИР27 в виде следующего элемента:
D0 RG Q0
D1 Q1
D2 Q2
D3 Q3
D4 Q4
D5 Q5
D6 Q6
D7 Q7
D8 Q8
D9 Q9
D10 Q10
D11 Q11
D12 Q12
D13 Q13
D14 Q14
D15 Q15
V
C


D 0 Q0
D
1 Q1
D
2 Q2
D
3 Q3
D
4 Q4
D 5 Q5
D
6 Q6
D
7 Q7
D
8 Q8
D
9 Q9
D 10 Q10
D
11 Q11
D
12 Q12
D 13 Q13
D
14 Q14
D
15 Q15
V
C
Где D0-D15 – фиксируемые данные, C – синхронизирующий сигнал, V – сигнал разрешения записи.
Таблица истинности:
Вход | Выход | Режим | ||
V | C | D | Q | |
0 | Х | X | Qn-1 | Запрет записи |
1 | 0 | X | Qn-1 | Хранение |
1 | 1 | D | D | Запись |
-
Элемент "И" 5) Элемент "ИЛИ"
1
&
X1 X1
Y Y
X2 X2
Таблица истинности: Таблица истинности:
X1 | X2 | Y | X1 | X2 | Y | |
0 | 0 | 0 | 0 | 0 | 0 | |
0 | 1 | 0 | 0 | 1 | 1 | |
1 | 0 | 0 | 1 | 0 | 1 | |
1 | 1 | 1 | 1 | 1 | 1 |
5) Мультиплексор: 6) D-триггер
A0
A1 MS Y
A2
A3
S0
S1


D0 RG Q0
D1 Q1
D2 Q2
D3 Q3
C


0 0
1 1
2 2
3 3
0 С
1
Таблица истинности: Таблица истинности:
ВХОД | ВЫХОД | ВХОД | ВЫХОД | |||||||||
S1 | S0 | Y | С | D | Q | |||||||
0 | 0 | A0 | 0 | X | Qi-1 | |||||||
0 | 1 | A1 | 1 | Di | Di | |||||||
1 | 0 | A2 | ||||||||||
1 | 1 | A3 |
Описание операционного автомата.
Регистры U1, U2, U3, U4 образуют входной буфер и в них загружаются данные поступающие по шине данных D0-D15. Регистры управляются входными сигналами: RgC – сигнал синхронизации, UxV – сигнал разрешения записи.
Данные с входных регистров поступают на селекторы U5 и U6. Селектор U5 "выбирает" один из выходных сигналы с регистров U1 и U2 и подает на сумматор. В режиме сложения чисел одинарной длины селектор U5 всегда "выбирает" сигнал с U1, который представляет собой первое слагаемое. В режиме сложения чисел двойной длины селектор в первом шаге сложения выбирает младшие 16 разряд первого слагаемого, которые находятся в U1, а во втором шаге старшие 16 разрядов, находящиеся в U2. Селектор U6 действует аналогичным образом для второго слагаемого. Селекторы управляются сигналами: MsV – выбор шины, MsW – разрешение выбора шины.
Элемент U8 представляют собой сумматор.
Э
лемент U7 – логическое "И" – формирует сигнал переноса из младших разрядов при сложении чисел двойной длины. Перенос будет учитываться только при активном сигнале CrE.
Регистры U9 и U10 записывают результат. Управление аналогично входным регистрам.
Регистр U11 фиксирует переполнение.
Селектор U12 "выбирает" данные с регистров U9 и U10. В режиме сложения чисел двойной длины там находятся младшие и старшие разряды результата соответственно. Управление селектором осуществляется с внешний шины команд сигналом SD.
Описание управляющих сигналов.
Операционный автомат должен быть управляем посредством сигналов, генерируемых управляющим автоматом. Совокупность управляющих сигналов в зависимости от режимов работы приведены в таблицах.
Управляющие сигналы (табл.№ 2):
№ п/п | Обозначение cигнала | Действие |
1 | RgC | Синхросигнал для регистров U1, U2, U3, U4, U10, U11, U12 |
2 | U1V | Сигнал разрешения записи регистра U1 |
3 | U2V | Сигнал разрешения записи регистра U2 |
4 | U3V | Сигнал разрешения записи регистра U3 |
5 | U4V | Сигнал разрешения записи регистра U5 |
6 | U9V | Сигнал разрешения записи регистра U9 |
7 | U10V | Сигнал разрешения записи регистра U10 |
8 | U11V | Сигнал разрешения записи регистра U11 |
9 | MsV | Сигнал выбора шины для селекторов U5 и U6 |
10 | MsW | Сигнал разрешения выбора шины для U5 и U6 |
11 | U12W | Сигнал разрешения выбора шины для U12 |
12 | CrE | Сигнал разрешения учета переноса из младших разрядов |
Сигнал U11V может быть реализован через функцию "ИЛИ" над сигналами U9V и U10V посредством комбинационной схемы. А сигнал CrE может быть приравнен к MsV. (См. следующую таблицу). Таким образом, несколько упрощается система команд, записанная в ПЗУ и его объем.
Комбинация управляющих сигналов
№ п/п | RgC | U1V | U2V | U3V | U4V | MsV | MsW | U9V | U10V | U12W | RD | Действие |
Y0 | Y1 | Y2 | Y3 | Y4 | Y5 | Y6 | Y7 | Y8 | Y9 | Y10 | ||
M0 | 0 | X | X | X | X | 0 | 0 | X | X | 0 | 0 | Нет действия |
M1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Загрузка U1 (RgA) |
M2 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Загрузка U3 (RgC) |
M3 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Загрузка U2 (RgB) |
M4 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | Загрузка U4 (RgD) |
M5 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | Фиксация результата в регистре U9 (RgE) и фиксация переноса в U11 |
M6 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | Фиксация результата в регистре U10 (RgF) и фиксация переполнения в U11. |
M7 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | Фиксация результата в регистре U9 (RgE) и фиксация переполнения. |
M8 | 0 | X | X | X | X | 0 | 0 | X | X | 1 | 1 | Ожидание RST |
U12V = (U9V) or (U10V)