[ЭВМ] Курсовой - 14 вариант (1074595), страница 3

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 3)

SE0=y1 y10 y11 y12 y14 (элементы ИЛИ-НЕ (D40.1 и D40.2), элемент И-НЕ (D44.3)

MO= y7 y8 y14y15 y16 (элементы ИЛИ-НЕ (D41.2 и D41.3), элемент И-НЕ (D44.1)

CRn=y2 y11 y13 (элемент ИЛИ-НЕ (D42.1), элемент НЕ (D43.1)

Управление мультиплексорами первого (МХОП1.1, МХОП1.2) и второго операндов (МХОП2.1, МХОП2.2) АЛУ:

SE_OП1= y5 y12 (элемент ИЛИ (D47.1))

_______

NOT_ОП= SE_OП1 (элемент НЕ (D46.3))

SE_ОП2= y1 y2 y11 y12 (элемент ИЛИ-НЕ (D48.1), элемент НЕ (D46.6)

Список реализуемых микроопераций:

С:= ШВх ;

С:=С;

С:=|С;

С:=С + 1;

С:= А + В;

С:=А + |В + 1;

С:=А&В;

С:=не(А или В);

С:=(не А) или В;

Операционный элемент на основе счётчика

Данный операционный элемент представлен в Приложении №10

C=Y19 – данная операция реализуется с помощью элемента НЕ (D43.3)

Список реализуемых микроопераций (управляющие сигналы подаются на входы счётчика согласно схеме приведённой в Приложении №11

Сч:=7

Сч:=Сч-1

8. Структурная схема операционного автомата

Структурная схема операционной части вычислительного устройства разрабатывается на основе схем операционных элементов, обобщённой микропрограммы, списка микроопераций, списка логических условий и канонической структуры ОА

При разработке структурной схемы учтены возможности конкретных микросхем, которые в дальнейшем будут использованы при разработке функциональной схемы операционной части вычислительного устройства. Также должна быть учтена необходимость выполнения некоторых служебных функций (выдача логических условий на входы устройства управления, проверка совпадения адреса устройства и адреса на адресной шине, выработка сигнала “Захват”). Кроме того, должна быть предусмотрена выдача на шину выхода служебных флагов (ГОТ, ЗАН, РЕЗ, ЗАПР, ПР). Триггеры установки этих флагов обозначены на структурной схеме как Т1 – Т5 соответственно:

(ТРИГЕР—ФЛАГ)

T1 – ГОТ

T2 – ЗАН

T3 – РЕЗ

T4 – ЗАПР

T5 – ПР

Для хранения знака делимого и делителя (А и С) (в случае выполнения микрооперации деления) используются триггеры, обозначенный соответственно как Тр1 и Тр2:

(ТРИГЕР-БИТ)

ТР1—ЗНАК(А)

ТР2—ЗНАК(С)

К каждому регистру на данной схеме подводится набор, управляющих сигналов, которые определяют режим его работы. На входы мультиплексоров поступают сигналы из соответствующих им схем управления (см. пред. пункт)

Все арифметические и логические операции должны выполняться в АЛУ, тогда как операции сдвига производятся в соответствующих регистрах

Дополнительно введён счётчик для автономного от АЛУ подсчёта итераций цикла

Само АЛУ управляется с помощью схемы управления, формирующей на основании управляющих сигналов yi наборы сигналов, поступающих на управляющие входы АЛУ (см. пред. Пункт). На этой же схеме показываются особенности формирования осведомительных сигналов хi

Структурная схема операционного автомата представлена на соответствующем листе

9. Функциональная схема операционной части ВУ

Функциональная схема операционной и управляющей части ВУ проектируется на основании структурной схемы операционной части (лист “Структурная схема операционного автомата”) и справочной литературы

В ходе проектирования функциональной схемы операционной части ВУ создаётся схема взаимодействия микросхем, выбранных для реализации схемы на базе общей шины. Операционная часть разрабатывалась для обработки слов длины 8 бит. Разрабатывались на детальном уровне схемы управления элементами схемы, формирующие сигналы, поступающие на входы элементов, на базе управляющих сигналов, которые поступают в операционную часть из управляющей части операционного автомата. С выходов операционной части осведомительные сигналы поступают на входы управляющей части ОА. Реализация основных элементов структурной схемы рамках выбранной элементной базы поясняется ниже

Краткое описание элементов функциональной схемы:

- ALU1 и ALU2 – два АЛУ КР1553ИП3. для обеспечения обработки 8-разрядных операндов заданных в соответствии с вариантом

- DС – дешифратор КР1533ИД10 служит для реализации инверсных значений осведомительных сигналов выбора микропрограммы B1 – B7 (осведомительные сигналы Х4-Х10)

- 6-НЕ - группа инверторов, предназначенных для реализации осведомительных сигналов B1 – B7

- T1-T5 – триггеры КР1533ТВ6. Каждый из этих триггеров состоит из двух JK-триггеров. С прямого выхода триггера Т1 снимается сигнал ЗАПР. С прямого выхода триггера Т2 снимается сигнал ГОТ. С прямого выхода триггера Т3 снимается сигнал ЗАН. С прямого выхода триггера Т4 снимается сигнал РЕЗ. С прямого выхода триггера Т5 снимается сигнал ПР (для передачи сигналов с триггеров на общую магистраль используются повторители D52, D53 KP155ЛП8 с высокоимпедансным состоянием, включаемым при отсутствии передачи)

- RGA – регистр КР1533ИР13 для операнда А (операнд А – первый операнд, а В - второй). На информационные входы подаётся слово из группы мультиплексоров MA1,MA2

- RGB – регистр КР1533ИР13 для операнда В. На информационные входы подаётся слово из группы мультиплексоров MB1,MB2

- RGC – регистр КР1533ИР13 для результата С. На информационные входы подаётся слово, из группы мультиплексоров MC1,MC2.

- RGD – регистр КР1553ИР13 для Кода ОПерации (КОП). На информационные входы подаётся трёхразрядный КОП. На входы кода операции подаётся код, выработанный в соответствии с управляющими сигналами У

- TP1, TP2 – сдвоенный JK-триггер КР1533ТВ6, предназначен для хранения знака A и С

- MA1, MA2– группа мультиплексоров КР1533КП16 для формирования входных сигналов для регистра операнда A. На управляющие входы подаются соответствующие сигналы образованные схемой управления мультиплексором

- MB1, MB2 – группа мультиплексоров КР1553КП16 для формирования входных сигналов для регистра операнда В. На управляющие входы подаются соответствующие сигналы образованные схемой управления мультиплексором

- MC1, MC2– группа мультиплексоров КР1553КП16 для формирования входных сигналов для регистра С. На управляющие входы подаются соответствующие сигналы образованные схемой управления мультиплексором

- Mop1.1, Mop1.2 – группа мультиплексоров КР1553КП16 для формирования входных сигналов на вход операнда X АЛУ. На управляющие входы подаются соответствующие сигналы образованные схемой управления мультиплексором

- Mop2.1, Mop2.2 – группа мультиплексоров КР1553КП16 для формирования входных сигналов вход операнда В АЛУ. На управляющие входы подаются соответствующие сигналы образованные схемой управления мультиплексором

- Mout1, Mout2, Mout3, Mout4 – группа мультиплексоров с устойчивым третьим состоянием КР1533КП12 для передачи данных из регистров А,В или С на общую магистраль

- СТ2 – двоичный счётчик КР1533ИЕ7

- D52, D53 – повторители с высокоимпедансным состоянием на выходе КР153ЛП8 для выдачи флагов ЗАН, ЗАПР, РЕЗ, ГОТ, ПР на выходную шину (общую магистраль)

- R1-R6 (П1-П6) — тумблерный регистр на основе С2-23 (2.1 кОм) для хранения адреса разрабатываемого вычислительного устройства

- D30-D32 – компараторы КР1533ЛП5, для сравнения адреса установленного на тумблерном регистре и адреса поступающего от внешнего устройства, а также для выработки осведомительных сигналов X15, X16, X17, X18, X19, X20

- D28,D33-D51 – логические элементы реализующие схемы управления операционными элементами и вырабатывающие осведомительные сигналы Х1, Х10, Х11, Х12, Х13, Х14

Функциональная схема операционной части вычислительного устройства приведена на соответствующем листе

10. Составление списка переходов

Список переходов составляется на основании закодированного графа микропрограммы

Создание списка переходов осуществляется путём перебора всех возможных переходов данного графа. При этом последовательно выписываются код исходного состояния, код следующего состояния, условия перехода между этими состояниями, управляющие сигналы, которые должны вырабатываться в исходном состоянии и сигналы возбуждения

11. Программирование ПЛМ

Программирование ПЛМ матриц осуществляется на основе списка переходов (Приложение №1 (таблица №1))

Прежде чем программировать ПЛМ, необходимо подсчитать требуемое их количество. Из списка переходов видно, что код состояния имеет 6 разрядов (50 состояний), а из списка логических условий (Приложение №3 (таблица №1)) следует, что у нас есть 15 логических условий и 35 управляющих сигналов

Таким образом, мы можем посчитать необходимое нам число входов ПЛМ: учитывая, что ПЛМ имеют только 16 входов, имеем:

- ПЛМ1, ПЛМ2, ПЛМ3 отвечают за выработку следующего состояния, на них подаются 6 разрядов текущего состояния с регистра состояний К и осведомительные сигналы (от ОА)

- X4-X10,X17 на ПЛМ1

- Х11-Х14,Х16,Х18-Х20 на ПЛМ2

- Х1-Х3,Х15,Х21 на ПЛМ3

Учитывая этот факт, принято решение распределить осведомительные сигналы по ПЛМ таким образом, чтобы конкретный набор осведомительных сигналов соответствовал определённым состояниям из списка переходов. Тогда при поступлении текущего состояния и осведомительных сигналов взаимнооднозначно определяющих следующее состояние на входы ПЛМ, на одной из них сгенерируется 6 разрядов следующего состояния, на остальных ПЛМ на выходах 1-6 будет “0”, следовательно соединив по ИЛИ, соответствующие выходы ПЛМ мы получим на выходе логической схемы код следующего состояния, который необходимо занести в регистр состояний k

Так как независимо от направления перехода в автоматах Мура выполняется конкретный набор управляющих сигналов соответствующий текущему состоянию, то управляющие сигналы можно не группировать по выходам. Каждому выходу ПЛМ будет соответствовать уникальный управляющий сигнал

В результате было получено 7 ПЛМ, реализующих весь набор управляющих сигналов и сигналов состояний

Матрицы соединений ПЛМ приведены в Приложении №2

12. Функциональная схема управляющей части ВУ

Проектирование функциональной схемы управляющей части ВУ осуществляется на основании матриц соединений ПЛМ и справочной литературы

Краткое описание элементов функциональной схемы управляющей части ВУ:

- D55 – D61 – группа ПЛМ К555ИП24 для реализации управляющих сигналов и сигналов состояний. На входы подаются осведомительные сигналы и сигналы с выходов регистра состояний

- D54 – регистр K1533ИР13; является регистром состояний. На входы подаются сигналы с выходов схемы формирования сигналов состояний

- D62, D63 – группа элементов K155ЛЕ4, отвечающих за формирование сигналов состояний D1 – D6, на входы поступают сигналы с выходов микросхем ПЛМ (D55 – D57)

- D64 – 6-инверторов К1533ЛН8 для реализации соединения ПЛМ по ИЛИ

Функциональная схема управляющей части вычислительного устройства приведена на листе “Функциональная схема УА”

13. Определение числа машинных тактов, необходимых для выполнения каждой операции

Данная задача решается в соответствии с обобщённой микропрограммой. Для подсчёта числа машинных тактов для определённой операции необходимо, «войдя» в микропрограмму виртуально выполнить весь набор микроопераций, необходимый для корректного выполнения данной операции. Во время виртуального выполнения операции, т.е. последовательного перемещения по вершинам графа микропрограммы с соблюдением логических условий, необходимо вести подсчёт пройдённых вершин графа микропрограммы. Таким образом, будет получено число машинных тактов, необходимых для выполнения данной операции. Соответственно для получения максимального (или минимального) числа машинных тактов, необходимо взять «наихудшие» («наилучшие») в смысле выполнения данной операции операнды.

При расчётах время на ожидание сигналов X принимаем равным 0 тактов

1) деление:

T_min = 13, T_max = 49

2) сложение:

T_min = 10, T_max = 10

3) вычитание:

T_min = 10, T_max = 10

4) вычитание модулей:

T_min = 10, T_max = 12

5) :

T_min = 10, T_max = 10

6) :

T_min = 10, T_max = 10

Характеристики

Список файлов курсовой работы