Норенков И.П. - Основы автоматизированного проектирования (1060628), страница 55
Текст из файла (страница 55)
Канальная трассировка служит для конкретизации положения трасс в каналах, а локальная —для проведения соединений между каналами и контактами компонентов. Сжатие топологии выполняется во всех направлениях и позволяет уменьшить занимаемую схемой площадь. После исполнения операций размещения и трассировки следует оценка задержек и занимаемой площади, и если требования кэтим параметрам не удовлетворены, то дополнительно увеличивают число итераций для приближения к оптимальным результатам.Очевидно, что при нисходящем проектировании в большинстве предшествующих процедур приходится задаваться ориентировочными значениями данных,истинные значения которых становятся известными только после выполненияпоследующих процедур. Это обстоятельство обусловливает итерационный2285.3.
Система автоматизированного проектирования в радиоэлектроникехарактер процесса проектирования с возвратами от последующих этапов к предыдущим, что, естественно, существенно увеличивает затраты на проектирование. Поэтому продолжается поиск методов сокращения числа итераций вцикле проектирования СБИС. Такой поиск привел к положительным результатам, по крайней мере, в следующих двух направлениях.
Первое направлениесвязано с использованием технологий так называемого физического проектирования, в которых стараются уже на ранних архитектурном и регистровомэтапах проектирования учитывать физические параметры (задержки, рассеиваемые мощности). Такой учет осуществляется благодаря разработке методов совместного решения задач, ранее выполнявшихся раздельно (например,задач синтеза RTL-схем и схем граничного сканирования).Второе направление основано на разумном сочетании элементов нисходящего и восходящего проектирования, при котором с самого начала ориентировочно распределяются задержки и мощности между блоками СБИС, что позволяет далее проектировать эти блоки независимо один от другого.
И еслипринятые ранее значения параметров блоков оказываются выполнимыми, тодополнительные итерации не требуются.Процедуры схемотехнического проектирования обычно непосредственноне входят в маршрут проектирования СБИС. При проектировании интегральных схем их применяют в основном при отработке библиотек функциональныхкомпонентов СБИС. Но при разработке принципиальных электрических схемрадиоэлектронных устройств в различных приложениях они могут стать основными проектными процедурами (наряду с конструкторским проектированиемпечатных плат).Схемотехнический анализ может потребоваться также и внутри маршрутапроектирования СБИС.
Так, в случае МОП-схем появляется промежуточныйуровень абстракции (switch level) между схемотехническим и вентильным уровнями, на котором элементами моделей являются не вентили, а МОП-транзисторы. Благодаря представлению последних в виде переключателей удаетсяотобразить процессы в схеме более детально, чем с помощью программ логического моделирования.Схемотехническое проектирование радиотехнических схем (RF-схем) отличается рядом особенностей математических моделей и используемых методов, особенно в области СВЧ-диапазона. Для анализа линейных схем обычно применяют методы расчета полюсов и нулей передаточных характеристик,моделирование стационарных режимов нелинейных схем чаще всего выполняют с помощью метода гармонического баланса, основанного на разложениинеизвестного решения в ряд Фурье, его подстановки в систему дифференциальных уравнений с группированием членов с одинаковыми частотами тригонометрических функций, в результате получают СНАУ, подлежащие решению.Сокращение времени в случае слабо нелинейных схем достигается при моделировании СВЧ-устройств с помощью рядов Вольтерра.
Анализ во временнойобласти для ряда типов схем выполняют с помощью программ типа Spice путем интегрирования СОДУ.2295. Методическое и программное обеспечение автоматизированных системПриборно-технологическое (компонентное) проектирование предназначенодля проектирования приборов (компонентов) интегральных схем. Обычно выполняют вертикальное проектирование, касающееся диффузионного профиля(формирования областей в направлении, перпендикулярном поверхности кристалла), и горизонтальное (формирование вида интегрального прибора в поверхностной плоскости). Компонентное проектирование называют также физическим, относя к нему процедуры экстракции параметров спроектированныхсоединений.Моделирование технологических процессов изготовления СБИС относят ктехнологическому проектированию, поддерживаемому соответствующими программами ECAD.Технологическое проектирование печатных плат заключается в преобразовании результатов конструкторского проектирования в файлы управляющейинформации для фотоплоттеров и сверлильных станков с ЧПУ.Примеры программ ECADСовременные интегрированные САПР СБИС состоят из большого числапрограмм, различающихся ориентацией на различные проектные процедуры иразные типы схем.
Наиболее известными разработчиками интегрированныхСАПР являются фирмы Synopsys, Cadence Design Systems, Mentor Graphics.Наряду с ними отдельные программы или группы программ предлагают многие фирмы, работающие в области ECAD.Компания Synopsys известна прежде всего своими программами, ориентированными на синтез проектных решений.
Для высокоуровневого синтеза предназначена программа Synopsys' Behavioral Compiler. Этот компилятор позволяет проектировщику наоснове заданного поведенческого описания создать и сравнить несколько вариантов архитектур, состоящих из операционных и управляющих блоков, и затем получить вентильную реализацию выбранной архитектуры. Для синтеза логических схем в Synopsys используют программы DC Expert и DC Expert Plus.
С их помощью выполняетсямногоуровневая оптимизация, в том числе оптимизация конечных автоматов, корректировка логической схемы после определения критического пути, возможен временнойанализ с учетом нелинейных задержек.С целью сокращения числа итераций при проектировании схем большого размераполезно использовать технологию восходящего декомпозиционного проектирования. ВSynopsys эта технология заключается в предварительном распределении временных идругих заданных ограничений между составными частями проектируемой схемы. Далее для каждой части в отдельности синтезируются регистровая и вентильная структурыи осуществляется переход к конструкторскому проектированию.
Если выдерживаетсязаданное распределение ограничений, то благодаря декомпозиции в несколько раз уменьшается время синтеза по сравнению с продолжительностью нисходящего проектирования.Для проектирования схем типа «система-на-кристалле» в Synopsys разработана технология, названная «физическим» синтезом, ее суть заключается в учете физическихсвойств СБИС при синтезе на ранних этапах проектирования. Технологию «физического» синтеза реализует группа программ под названием Chip Architect Design Planner, сее помощью размещают блоки на кристалле, распределяют внешние выводы, выполняют верификацию RTL-схем, логическую оптимизацию, глобальную трассировку, экстракцию параметров, возможен временной анализ схем.2305.3. Система автоматизированного проектирования в радиоэлектроникеОтметим, что ПО структурного синтеза строится на специализации программ на основе учета функциональных и технологических особенностей проектируемых схем.
Так, имеются программы, ориентированные на синтез схемприменительно к CPLD- или FPGA-технологиям, или программы для синтезасхем сигнальных процессоров (DSP — Digital Signal Processor), на базе которых проектируют промышленные компьютеры и другие встроенные системыуправления, например, транспортными средствами, бытовой аппаратурой и т. п.ПО для синтеза сигнальных процессоров на поведенческом уровне предлагают фирмы Cadence, Elanix, Mentor Graphics, CADIS и др. Например, программу System Viewвместе с библиотекой ELANIX RF/Analog Library фирмы Elanix применяют для проектирования DSP алгоритмов, аналоговых систем с встроенными подсистемами, систем связи, систем управления с дискретными и аналоговыми компонентами.В САПР компании Mentor Graphics описание проекта на RTL-уровне создается применением программ Design Architect или QuickVHDL и переводится в вентильную структуру с помощью программы Autologic.
Для динамического анализа логических схембольшой сложности предназначена программа QuickSim. Для автоматизации процессовразмещения и трассировки в FPGA служит продукт FPGA BoardLink.На рынке имеется большое число программ верификации результатов функционально-логического синтеза. Преимущественно это программы моделирования на уровнях RTL, вентильном и переключательном.Примерами таких программ могут служить Pearl (Synopsys), Verilog-XL и Verilog-XLTurbo (Cadence), TimeMill (Epic Design Technology), Voyager (IKOS Systems) и др. Компания Model Technology разрабатывает ASIC-, FPGA- и CPLD-проекты на базе VHDL, Verilogи смешанных HDL-описаний, выполняя моделирование на регистровом и вентильномуровнях с помощью программ серии ModelSim.
Компания Simucad предлагает программу Silos III для моделирования сложных ASIC и FPGA-схем.Оригинальная технология проектирования СБИС реализована компанией MentorGraphics в программе Таи. Особенностью технологии является временная верификациясхем с учетом задержек как в элементах, так и в межсоединениях схем, причем до выполнения операций трассировки, что может заметно снизить продолжительность проектирования. Достигается это предварительным распределением задержек между блоками иячейками и выполнением последующего топологического проектирования, исходя изуже заданных временных ограничений.В САПР компании Mentor Graphics перевод логической схемы в топологическую(layout) осуществляется с помощью программ AutoCell при использовании стандартной библиотеки ячеек, 1C Block или 1C Graph - при использовании библиотек заказчика.Программа AutoActive RE предназначена для трассировки в печатных платах.
Для определения значений параметров схем, получившихся после топологического проектирования, используют программы 1C Verify и Accusim.В САПР компании Synopsys топологическое проектирование СБИС выполняют спомощью таких программ, как SLE-XP — интерактивный редактор топологии, FlexPlaсе — программа для размещения компонентов и др.В компании Mentor Graphics создана развитая система тестирования СБИС.
Имеютсяпрограммы для анализа тестируемости схем, выбора способа объединения триггеров всканирующие регистры, автоматического проектирования как схем граничного сканирования в соответствии со стандартом ШЕЕ 1149.1, так и схем встроенного самотестирования BIST для логической части СБИС и для схем памяти. Программы FastScan и FlexTestгенерируют тестовые наборы для сканируемых схем со сложностью до 1,5 млн вентилей.Примером программ проектирования схем с граничным сканированием может служить также BSD Compiler фирмы Synopsys.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
