Проектирование цифровых устройств с использованием ПЛИС (1055366), страница 10
Текст из файла (страница 10)
Технологическое описание, отображаемое в Technology Viewer, представляет69собой оптимизированное RTL-описание, представленное в логических ресурсах конкретного кристалла ПЛИС (в блоках LUT, схемах ускоренного переноса, буферах ввода/вывода и т. д.).Внешний вид модуля RTL Viewer показан на рис. 23 (вид модуля Technology Viewer аналогичен, за исключением самой схемы). Для поиска и выделения отображаемых компонентов можетбыть использована вкладка поиска.Программа ручного размещения Floor PlannerМодуль Floor Planner (рис. 24) позволяет:• выполнять детальное размещение низкоуровневого описанияустройства на кристалле ПЛИС;• сохранять результаты размещения частей устройства в видемакросов, которые могут быть использованы в других проектах;• просматривать и модифицировать ограничения на размещение;Рис.
24. Модуль Floor Planner70• выполнять поиск компонентов или цепей схемы на кристаллеПЛИС;• визуализировать компоненты, выбранные в модуле TimingAnalyzer.Интерфейс модуля Floor Planner состоит из меню, панелей быстрого запуска, окна выбора компонентов, окна информации о цепях и окна визуализации размещения. Для размещения компонентанеобходимо указать его в окне выбора компонентов, после чегоможет быть позиционирована область в окне визуализации размещения. Одновременно с этим визуализируются связи выбранногокомпонента с другими размещенными компонентами и с блокамиввода/вывода, что позволяет оценить связность компонента и определить наилучший вариант расположения области.Редактор ограничений Pinout and Area Constraints EditorМодуль Pinout and Area Constraints Editor (PACE) может бытьиспользован при вводе описания устройства или после синтезанизкоуровневого описания для указания ограничений на назначения контактов и выбор областей кристалла.Назначение контактов позволяет связать порты устройства сблоками ввода/вывода и контактами микросхемы ПЛИС.
МодульPACE дает возможность для каждой цепи ввода/вывода выбратьконтакт, банк и стандарт ввода/вывода. При назначении контактовдля сигналов синхронизации целесообразно задействовать специальные входы GCLKx.Модуль PACE может также быть использован в качестве программы просмотра реализации устройства для отображения большого количества структурной информации.Интерфейсная часть модуля (рис. 25) состоит из окон выбораресурсов, ввода ограничений, визуализации параметров и окнавизуализации ресурсов ПЛИС. Для создания ограничения необходимо указать тип ресурса в окне выбора ресурсов и название ограничения в окне ограничений. После этого следует изменить параметры ограничений в окне параметров.71Рис.
25. Модуль PACEРедактор ресурсов FPGA EditorМодуль FPGA Editor (рис. 26) предназначен для визуальногоотображения и редактирования результатов размещения и трассировки ПЛИС типа FPGA. Модуль позволяет:• выполнять размещение и трассировку выбранных частейустройства до применения автоматического размещения и трассировки;• завершать процедуру размещения и трассировки в том случае,когда автоматические размещение и трассировка невозможны;• проводить тестирование устройства благодаря соединениюсвободных контактов ПЛИС с внутренними цепями устройства;• выполнять визуализацию частей устройства, выбранных вмодуле Timing Analyzer;72• запускать генерацию конфигурационной последовательностии программирование ПЛИС.Для наглядного представления логических и коммутационныхресурсов кристалла в модуле FPGA Editor предусмотрено окно визуализации ресурсов FPGA, в котором отображаются свободные изанятые коммутируемые логические блоки и трассы кристалла.Окно редактирования позволяет найти ресурс на ПЛИС и вручнуюизменить его свойства.
Выбор команд, необходимых для редактирования результатов размещения и трассировки, может быть выполнен с помощью панели управления.Окно визуализации ресурсов FPGAОкно навигацииОкно редактированияПанель управленияРис. 26. Модуль FPGA Editor73Модуль анализа временных параметров Static Timing AnalyzerМодуль Static Timing Analyzer позволяет выполнить временнойанализ устройств, реализуемых на основе ПЛИС серий Spartan-3A,Virtex-4 и Virtex-5.Модуль Static Timing Analyzer обеспечивает:• выполнение анализа статических временных параметров устройства;• выполнение анализа временных параметров критических линий связи и линий связи с указанными ограничениями;• выполнение анализа всех путей прохождения сигналов отконтактов до входов и от входов до контактов и определяет наиболее длинный путь;• генерацию отчета о результатах выполнения заданных ограничений;• переход к окнам визуализации в модулях Technology Viewerand Floor Plan для просмотра выбранных путей.Панель быстрого запускаВыбор отчетаОтчет о результатах анализаОкно сообщенийРис.
27. Модуль Static Timing Analyzer74Для формирования отчета необходимо указать его в окне выбора отчета, затем запустить соответствующую команду на панелибыстрого запуска. После формирования отчет будет показан в окнеотчета о результатах анализа (рис. 27).Модуль iMPACTМодуль iMPACT (рис. 28) может быть использован как средство генерации конфигурационных данных, как программаторПЛИС типа CPLD и ППЗУ или как средство конфигурации FPGA.При этом можно использовать графический интерфейс iMPACTили же обращаться к нему из командной строки.Рис.
28. Модуль iMPACT75Функции программирования и конфигурации позволяют спомощью специального оборудования выполнять запись конфигурационных данных в ПЛИС типа FPGA или CPLD, а такжеспециализированные загрузочные ППЗУ. Программированием вэтом случае принято называть процедуру записи конфигурационных данных в энергонезависимую память конфигурации (используется в CPLD и ППЗУ), а конфигурированием — запись встатическую память конфигурации (используется в FPGA).
Программирование и конфигурация могут производиться в различных режимах:• в режиме граничного сканирования по интерфейсу JTAG (дляконфигурации FPGA, CPLD и ППЗУ);• в режиме Slave Serial или SelectMAP (для прямой конфигурации FPGA без использования ППЗУ);• в режиме Desktop Configuration для программирования CPLDи ППЗУ;• в режиме SPI Configuration для программирования ППЗУ поинтерфейсу SPI (для устройств типа M25P, M25PE, M45PE,AT45DB).Функция генерации конфигурационных данных дает возможность создавать следующие типы файлов конфигурации: SystemACE CF, PROM, SVF, STAPL и XSVF. Файл System ACE CF позволяет конфигурировать устройства типа System ACE CF, в которых процессом конфигурации FPGA управляет микропроцессор.Для таких устройств возможно автоматизированное управлениеконфигурирацией и переконфигурирацией.Форматирование файлов конфигурации ППЗУ (файл PROM)позволяет:• генерировать конфигурационные данные в виде формата, совместимого со сторонними программаторами ППЗУ;• создавать мультизагрузочные ППЗУ для ПЛИС Virtex-5,Spartan-3A и Spartan-3E;• соединять несколько конфигурационных файлов в один файлконфигурации ППЗУ для цепного программирования.• сохранять несколько вариантов конфигурации одной и той жеПЛИС в ППЗУ.Файлы в форматах SVF, STAPL и XSVF содержат конфигурационные данные и команды.
Они могут быть использованы при76автоматизации программирования в режиме граничного сканирования.Кроме этого iMPACT позволяет выполнять чтение и верификацию конфигурационного содержимого ПЛИС и ППЗУ, контрольпроцесса программирования устройств, исполнять файлы типаSVF и XSVF.ЗАКЛЮЧЕНИЕТехнология проектирования цифровых устройств с использованием программируемых логических интегральных схем стремительно развивается. Фирмы-производители включают в составПЛИС не только конфигурируемые логические ресурсы и память,но и более сложные устройства: интерфейсные контроллеры имикропроцессоры. Разработка и отладка комплексных систем накристалле (System on Programmable Chip, SOPC) осуществляется спомощью специализированных САПР.
Таким образом, технологиипроектирования на основе ПЛИС и микропроцессорных устройствуспешно сочетаются, а конечные изделия обладают многими преимуществами: высокой функциональностью и легкостью модификации, большим быстродействием, малым временем разработки ибольшой степенью автоматизации.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
