михайлов_дз2 (1044810), страница 2
Текст из файла (страница 2)
В результате, такаяархитектура характеризуется более высокой плотностью кода и производительностью, которая на порядок превосходит обычные CISC микроконтроллеры.7Функциональная схема ATMega16M1Отличительные особенности:•••••••••••Высокоэффективные и экономичные 8-битные микроконтроллеры AVRПрогрессивная RISC-архитектура• Эффективный набор инструкций: 131 инструкция, большинство которых выполняется заодин цикл синхронизации• 32 8-битных рабочих регистра общего назначения• Полностью статическая работа• Производительность до 1 MIPS/МГц• Встроенное 2-тактное умножающее устройствоВстроенные запоминающие устройства• 16 кбайт внутрисистемно-программируемой Flash-памяти программ• 0.5 кбайт внутрисистемно-программируемого EEPROM• 1 кбайт SRAM• Опциональный сектор загрузочного кода с отдельными защитными Lock-битами• Внутрисистемное программирование под управлением встроенной загрузочнойпрограммы• Поддержка исполнения кода программы во время программирования• Программируемая защита Flash-памяти и EEPROMВстроенный отладочный интерфейс (debugWIRE)Интерфейс CAN 2.0A/B с 6 объектами сообщений (сертифицирован по ISO 16845)Контроллеры LIN 2.1 и 1.3 или 8-битный UARTОдин 12-битный высокобыстродействующий контроллер силового каскада (PSC)Особенности встроенных модулей ввода-вывода• Один 8-битный таймер-счетчик общего назначения с отдельным предделителем,режимами сравнения и захвата• Один 16-битный таймер-счетчик общего назначения с отдельным предделителем,режимами сравнения и захвата• Один ведущий/подчиненный последовательный интерфейс SPI• 10-битный АЦП• до 11 несимметричных каналов и до 3 полностью дифференциальных каналов• программируемое усиление в дифференциальных каналах (5x, 10x, 20x, 40x)• встроенный ИОН• 10-битный ЦАП• Четыре аналоговых компаратора с регулируемым порогом срабатывания• Генерация прерывания и возобновление активной работы по обнаружению изменениясостояния выводов• Программируемый сторожевой таймер с отдельным встроенным генератором• Встроенный датчик температурыСпециальные возможности микроконтроллера• Экономичные режимы работы: IDLE, NOISE REDUCTION и POWER-DOWN• Сброс при подаче питания и программируемый супервизор питания• Внутрисистемное программирование через порт SPI• Высокоточный кварцевый генератор для синхронизации модуля CAN (16 МГц)• Встроенный калиброванный RC-генератор (8 МГц)• Встроенный блок PLL (ФАПЧ) для высокочастотной ШИМ и синхронизации ЦПУРабочее напряжение: 2.7…5.5ВГрадации по быстродействию:• 0…8МГц/2.7…4.5В• 0…16МГц/4.5…5.5В8АЦПАTMega16M1 имеет встроенный 10-битный АЦП последовательного приближения.Схема цифро-аналогового преобразователя9Описание работы АЦПАналого-цифровой преобразователь может работать в двух режимах: режиме однократногопреобразования и режиме циклического преобразования.
В режиме однократного преобразования каждое преобразование инициируется пользователем. В режиме циклического преобразования ADC осуществляет выборку и обновление содержимого регистра данных ADC непрерывно. Выбор режима производится битом ADFR регистра ADCSR.Работа ADC разрешается установкой в состояние 1 бита ADEN в регистре ADCSR. Первомупреобразованию, начинающемуся после разрешения ADC, предшествует пустое инициализирующее преобразование.Преобразование начинается с установки в состояние 1 бита начала преобразования ADSCрегистра ADCSRA.
Этот бит находится в состоянии 1 в течение всего цикла преобразованияи сбрасывается, по завершении преобразования, аппаратно. Если в процессе выполненияпреобразования выполняется смена канала данных, то ADC вначале закончит текущее преобразование и лишь потом выполнит переход к другому каналу.Поскольку ADC формирует 10-разрядный результат, то по завершении преобразования результирующие данные размещаются в двух регистрах данных ADCH и ADCL. Для обеспечения соответствия результирующих данных считываемому уровню используется специальнаялогика защиты.
Этот механизм работает следующим образом: при считывании данных первым должен быть считан регистр ADCL. Как только ADCL считан обращение ADC к регистрам данных блокируется. Таким образом, если после считывания состояния ADCL, но досчитывания ADCH, будет завершено следующее преобразование, ни один из регистров не будет обновлен и записанный ранее результат не будет искажен. Обращение ADC к регистрамADCH и ADCL разрешается по завершении считывания содержимого регистра ADCH.ADC имеет свое собственное прерывание, которое может быть активировано по завершениюпреобразования.Описание регистров АЦПADMUX (ADC Multiplexer)Разряд76543210REFS1 REFS0 ADLAR MUX4 MUX3 MUX2 MUX1 MUX0Чтение/запись R/WR/WR/WR/WR/WR/WR/WR/WИсх.
значение 00000000Разряд 7:6 - REFS1:0: Биты выбора источника опорного напряженияДанные биты определяют какое напряжение будет использоваться в качестве опорногодля АЦП. Если изменить значения данных бит в процессе преобразования, то новыеустановки вступят в силу только по завершении текущего преобразования (т.е. когдаустановится бит ADIF в регистре ADCSRA). Внутренний ИОН можно неиспользовать, если к выводу AREF подключен внешний опорный источник.Выбор опорного источника АЦПREFS1 REFS0 Опорный источник00AREF, внутренний VИОН отключен1001AVCC с внешним конденсатором на выводе AREF10Зарезервировано11Внутренний источник опорного напряжения 2.56В с внешнимконденсатором на выводе AREFРазряд 5 – ADLAR: Бит управления представлением результата преобразованияБит ADLAR влияет на представление результата преобразования в паре регистроврезультата преобразования АЦП. Если ADLAR = 1, то результат преобразования будетиметь левосторонний формат, в противном случае - правосторонний.
Действие битаADLAR вступает в силу сразу после изменения, независимо от выполняющегосяпараллельно преобразования.Разряд 4:0 – MUX4:0: Биты выбора аналогового канала и коэффициента усиленияДанные биты определяют какие из имеющихся аналоговых входов подключаются кАЦП. Если значения бит изменить в процессе преобразования, то механизм ихдействия вступит в силу только после завершения текущего преобразования (послеустановки бита ADIF в регистре ADCSRA).MUX[4:0]Описание00000ADC000001ADC100010ADC200011ADC300100ADC400101ADC500110ADC600111ADC701000ADC801001ADC901010ADC1001011Темп. датчик01100VCC/401101ISRC01110AMP001111AMP110000AMP210001Bandgap10010GND10011Зарезервировано101xxЗарезервировано111xxxxЗарезервированоADCSRA (ADC Control and Status A)Разряд7654321ADEN ADSC ADATE ADIF ADIE ADPS2 ADPS10ADPS0Чтение/записьR/WR/WR/WR/WR/WR/WR/WR/WИсх.
значение00000000Разряд 7 – ADEN: Разрешение работы АЦПЗапись в данный бит лог. 1 разрешает работу АЦП. Если в данный бит записать лог. 0,то АЦП отключается, даже если он находился в процессе преобразования.Разряд 6 – ADSC: Запуск преобразования АЦПВ режиме одиночного преобразования установка данного бита инициирует старткаждого преобразования.
В режиме автоматического перезапуска установкой этогобита инициируется только первое преобразование, а все остальные выполняютсяавтоматически.В процессе преобразования при опросе бита ADSC возвращается лог. 1, а позавершении преобразования – лог. 0. Запись лог. 0 в данный бит не предусмотрено ине оказывает никакого действия.Разряд 5 – ADATE: Выбор режима автоматического перезапуска АЦПЕсли в данный бит записать лог.
1, то АЦП перейдет в режим автоматическогоперезапуска. В этом режиме АЦП автоматически выполняет преобразования имодифицирует регистры результата преобразования через фиксированные промежуткивремени. Запись лог. 0 в этот бит прекращает работу в данном режиме.Разряд 4 – ADIF: Флаг прерывания АЦПДанный флаг устанавливается после завершения преобразования АЦП и обновлениярегистров данных. Если установлены биты ADIE и I (регистр SREG), то происходитпрерывание по завершении преобразования. Флаг ADIF сбрасывается аппаратно припереходе на соответствующий вектор прерывания.
Альтернативно флаг ADIFсбрасывается путем записи лог. 1 в него.Разряд 3 – ADIE: Разрешение прерывания АЦППосле записи лог. 1 в этот бит, при условии, что установлен бит I в регистре SREG,разрешается прерывание по завершении преобразования АЦП.Разряды 2:0 – ADPS2:0: Биты управления предделителем АЦПДанные биты определяют на какое значение тактовая частота ЦПУ будет отличатьсяот частоты входной синхронизации АЦП.Управление предделителем АЦПADPS2 ADPS1 ADPS0 Коэффициент деления000200121200111111001101010148163264128Регистры данных АЦП – ADCL и ADCHа).
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
