F40-43a (1041604), страница 28
Текст из файла (страница 28)
1.3150C8051F040/1/2/3Рисунок 12.22. EIE2: Дополнительный регистр разрешения прерываний 2R/WБит 7R/WES1R/WECAN0R/WEWADC2R/WEADC2R/WET4Бит 6Бит 5Бит 4Бит 3Бит 2R/WEADC0Бит 1R/WET3Бит 0Значениепри сбросе:00000000SFR Адрес: 0xE7SFR страница: ВсеБит 7: Зарезервирован.Бит 6: ES1: Бит разрешения прерываний от последовательного порта УАПП1.Этот бит устанавливает маскирование прерывания от последовательного порта УАПП1.0: Прерывания от УАПП1 запрещены.1: Прерывания от УАПП1 разрешены.Бит 5: ECAN0: Бит разрешения прерываний от контроллера CAN.Этот бит устанавливает маскирование прерываний от контроллера CAN.0: Прерывание от контроллера CAN запрещено.1: Разрешены запросы прерываний, генерируемые контроллером CAN.Бит 4: EADC2: Бит разрешения прерываний, возникающих при завершении преобразования АЦП2.Этот бит устанавливает маскирование прерывания, возникающего при завершениипреобразования АЦП2.0: Прерывание, возникающее при завершении преобразования АЦП2, запрещено.1: Разрешены запросы прерываний, генерируемые при завершении преобразования АЦП2.Бит 3: EWADC2: Бит разрешения прерываний от детектора диапазона АЦП2.Этот бит устанавливает маскирование прерываний от детектора диапазона АЦП2.0: Прерывание от детектора диапазона АЦП2 запрещено.1: Разрешены запросы прерываний, генерируемые детектором диапазона АЦП2.Бит 2: ET4: Бит разрешения прерываний от Таймера 4.Этот бит устанавливает маскирование прерывания от Таймера 4.0: Все прерывания от Таймера 4 запрещены.1: Разрешены запросы прерываний, генерируемые при установке флага TF4.Бит 1: EADC0: Бит разрешения прерываний, возникающих при завершении преобразования АЦП0.Этот бит устанавливает маскирование прерывания, возникающего при завершениипреобразования АЦП0.0: Прерывание, возникающее при завершении преобразования АЦП0, запрещено.1: Разрешены запросы прерываний, генерируемые при завершении преобразования АЦП0.Бит 0: ET3: Бит разрешения прерываний от Таймера 3.Этот бит устанавливает маскирование прерывания от Таймера 3.0: Все прерывания от Таймера 3 запрещены.1: Разрешены запросы прерываний, генерируемые при установке флага TF3.151Ред.
1.3C8051F040/1/2/3Рисунок 12.23. EIP1: Дополнительный регистр приоритетов прерываний 1R/WБит 7R/WPCP2R/WPCP1R/WPCP0R/WPPCA0R/WPWADC0Бит 6Бит 5Бит 4Бит 3Бит 2R/WPSMB0Бит 1R/WPSPI0Бит 0Значениепри сбросе:00000000SFR Адрес: 0xF6SFR страница: ВсеБит 7: Зарезервирован.Бит 6: PCP2: Управление приоритетом прерываний от Компаратора 2 (СР2).Этот бит устанавливает приоритет прерывания от СР2.0: Прерыванию от CP2 назначается низкий уровень приоритета.1: Прерыванию от CP2 назначается высокий уровень приоритета.Бит 5: PCP1: Управление приоритетом прерываний от Компаратора 1 (СР1).Этот бит устанавливает приоритет прерывания от СР1.0: Прерыванию от CP1 назначается низкий уровень приоритета.1: Прерыванию от CP1 назначается высокий уровень приоритета.Бит 4: PCP0: Управление приоритетом прерываний от Компаратора 0 (СР0).Этот бит устанавливает приоритет прерывания от СР0.0: Прерыванию от CP0 назначается низкий уровень приоритета.1: Прерыванию от CP0 назначается высокий уровень приоритета.Бит 3: PPCA0: Управление приоритетом прерывания от программируемого массива счетчиков (PCA0).Этот бит устанавливает приоритет прерывания от PCA0.0: Прерыванию от PCA0 назначается низкий уровень приоритета.1: Прерыванию от PCA0 назначается высокий уровень приоритета.Бит 2: PWADC0: Управление приоритетом прерывания от детектора диапазона АЦП0.Этот бит устанавливает приоритет прерывания от детектора диапазона АЦП0.0: Прерыванию от детектора диапазона АЦП0 назначается низкий уровень приоритета.1: Прерыванию от детектора диапазона АЦП0 назначается высокий уровень приоритета.Бит 1: PSMB0: Управление приоритетом прерывания от модуля SMBus.Этот бит устанавливает приоритет прерывания от модуля SMBus.0: Прерыванию от модуля SMBus назначается низкий уровень приоритета.1: Прерыванию от модуля SMBus назначается высокий уровень приоритета.Бит 0: PSPI0: Управление приоритетом прерывания от модуля SPI0.Этот бит устанавливает приоритет прерывания от модуля SPI0.0: Прерыванию от модуля SPI0 назначается низкий уровень приоритета.1: Прерыванию от модуля SPI0 назначается высокий уровень приоритета.Ред.
1.3152C8051F040/1/2/3Рисунок 12.24. EIP2: Дополнительный регистр приоритетов прерываний 2R/WБит 7R/WEP1R/WPCAN0R/WPADC2R/WPWADC2R/WPT4R/WPADC0R/WPT3Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000SFR Адрес: 0xF7SFR страница: ВсеБит 7: Зарезервирован.Бит 6: EP1: Управление приоритетом прерывания от последовательного порта УАПП1.Этот бит устанавливает приоритет прерываний от последовательного порта УАПП1.0: Прерываниям от УАПП1 назначается низкий уровень приоритета.1: Прерываниям от УАПП1 назначается высокий уровень приоритета.Бит 5: PCAN0: Управление приоритетом прерываний от контроллера CAN.Этот бит устанавливает приоритет прерываний от контроллера CAN.0: Прерываниям от контроллера CAN назначается низкий уровень приоритета.1: Прерываниям от контроллера CAN назначается высокий уровень приоритета.Бит 4: PADC2: Управление приоритетом прерывания от флага завершения преобразования АЦП2.Этот бит устанавливает приоритет прерывания от флага завершения преобразования АЦП2.0: Прерыванию от флага завершения преобразования АЦП2 назначаетсянизкий уровень приоритета.1: Прерыванию от флага завершения преобразования АЦП2 назначаетсявысокий уровень приоритета.Бит 3: PWADC2: Управление приоритетом прерывания от детектора диапазона АЦП2.Этот бит устанавливает приоритет прерывания от детектора диапазона АЦП2.0: Прерыванию от детектора диапазона АЦП2 назначается низкий уровень приоритета.1: Прерыванию от детектора диапазона АЦП2 назначается явысокий уровень приоритета.Бит 2: PT4: Управление приоритетом прерывания от Таймера 4.Этот бит устанавливает приоритет прерывания от Таймера 4.0: Прерыванию от Таймера 4 назначается низкий уровень приоритета.1: Прерыванию от Таймера 4 назначается высокий уровень приоритета.Бит 1: PADC0: Управление приоритетом прерывания от флага завершения преобразования АЦП0.Этот бит устанавливает приоритет прерывания от флага завершения преобразования АЦП0.0: Прерыванию от флага завершения преобразования АЦП0 назначаетсянизкий уровень приоритета.1: Прерыванию от флага завершения преобразования АЦП0 назначаетсявысокий уровень приоритета.Бит 0: PT3: Управление приоритетом прерывания от Таймера 3.Этот бит устанавливает приоритет прерывания от Таймера 3.0: Приоритет прерывания от Таймера 3 определяется уровнем приоритета по умолчанию.1: Прерыванию от Таймера 3 назначается высокий уровень приоритета.153Ред.
1.3C8051F040/1/2/312.6. Режимы управления электропитаниемЯдро CIP-51 имеет два программируемых режима управления электропитанием: режим ожидания ирежим остановки. В режиме ожидания процессорное ядро останавливается, а внешние периферийные модули ивнутренние тактовые генераторы остаются активными. В режиме остановки процессорное ядро и системныйтактовый генератор останавливаются, все источники прерываний и таймеры (кроме детектора исчезновениятактовых импульсов) неактивны, системный тактовый генератор останавливается. После того, как тактовыегенераторы переведены в режим ожидания, энергопотребление зависит от системной тактовой частоты иколичества периферийных модулей, оставленных в активном режиме до входа в режим ожидания.
В режимеостановки энергопотребление наименьшее. На рис.12.25 описан регистр управления питанием (PCON),используемый для настройки режимов электропитания CIP-51.Хотя CIP-51 имеет встроенные режимы ожидания и остановки (как любой МК со стандартнойархитектурой 8051), управление питанием всего МК наиболее эффективно осуществляется путемразрешения/запрещения по необходимости индивидуальных периферийных модулей. Каждый аналоговыйпериферийный модуль, когда он не используется, может быть заблокирован и переведен в режим пониженногоэнергопотребления.
Цифровые периферийные модули, такие как таймеры или последовательные интерфейсы,потребляют мало энергии, когда не используются. Отключение Flash-памяти уменьшает энергопотреблениетакже, как переход в режим ожидания. Отключение генератора хоть и сохраняет много энергии, но требуетсброса для запуска МК.12.6.1. Режим ожиданияУстановка в 1 бита выбора режима ожидания (PCON.0) заставит CIP-51 остановить процессорное ядрои перейти в режим ожидания сразу же после завершения команды, которая устанавливает этот бит.
Всевнутренние регистры и память сохраняют свои данные. Все аналоговые и цифровые периферийные модулимогут оставаться активными во время режима ожидания.Выйти из режима ожидания можно или по сигналу сброса, или по прерыванию. Любой из разрешенныхсигналов прерывания приведет к сбросу бита PCON.0 и возобновлению работы процессорного ядра.Прерывание будет обслужено и после выхода из прерывания (RETI) будет исполнена команда, которая следуетв программе за командой, установившей бит выбора режима ожидания (PCON.0).
Если режим ожиданиязавершается по внутреннему или внешнему сигналу сброса, то CIP-51 отработает последовательность действий,обычную для сброса, и начнет выполнение программы с адреса 0x0000.Если сторожевой таймер включен, то со временем он вызовет сброс от сторожевого таймера, чтоприведет к выходу из режима ожидания. Эта возможность защищает систему от непреднамеренногопостоянного отключения в случае случайной записи регистра PCON. Когда такое поведение нежелательно,сторожевой таймер может быть отключен программно до входа в режим ожидания, если первоначально он былнастроен на разрешение такой операции. Это обеспечивает возможность дополнительного уменьшенияэнергопотребления, т.к.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
