F20-23 (1041603), страница 52
Текст из файла (страница 52)
Читаются как 000b.Биты 3-1: CPS2-CPS0: Выбор сигнала тактирования Таймера/Счетчика ПМС.Эти биты определяют, какой сигнал будет использоваться для тактирования Таймера/СчетчикаПМС.CPS2CPS1CPS0Внутренний сигнал тактирования ПМС000SYSCLK/12001SYSCLK/4010Переполнение Таймера 0Срез (переход из 1 в 0) входного сигнала на внешнем выводе ECI**011(макс.
частота = SYSCLK/4)100SYSCLK101Сигнал от внешнего источника, деленный по частоте на 8*110Зарезервировано111Зарезервировано* Сигнал от внешнего генератора, деленный по частоте на 8, синхронизируется с системнымтактовым сигналом.** Минимальная длительность удержания высокого или низкого уровней сигнала на входе ECIсоставляет 2 системных тактовых цикла.Бит 0: ECF: Разрешение прерываний от переполнения Таймера/Счетчика ПМС.Этот бит разрешает/запрещает прерывания от переполнения Таймера/Счетчика ПМС (от флага CF ).0: Прерывания от флага CF (PCA0CN.7) запрещены.1: Прерывания от флага CF (PCA0CN.7) разрешены.Ред. 1.4260C8051F020/1/2/3Рисунок 23.12.
PCA0CPMn: Регистры управления модулями захват/сравнениеR/WPWM16nR/WECOMnR/WCAPPnR/WCAPNnR/WMATnБит 7Бит 6Бит 5Бит 4Бит 3R/WTOGnR/WPWMnБит 2R/WECCFnБит 1Бит 0Значениепри сбросе:00000000SFR Адрес:0xDA-0xDEАдреса регистров PCA0CPMn: PCA0CPM0 = 0xDA (n = 0)PCA0CPM1 = 0xDB (n = 1)PCA0CPM2 = 0xDC (n = 2)PCA0CPM3 = 0xDD (n = 3)PCA0CPM4 = 0xDE (n = 4)Бит 7: PWM16n: Включение режима 16-разрядного ШИМ.Этот бит выбирает 16-разрядный режим, если режим ШИМ включен (PWMn = 1).0: Выбран режим 8-разр. ШИМ.1: Выбран режим 16-разр. ШИМ.Бит 6: ECOMn: Разрешение функции компаратора.Этот бит включает/отключает функцию компаратора модуля n ПМС.0: Компаратор отключен.1: Компаратор включен.Бит 5: CAPPn: Разрешение функции захвата по положительному фронту.Этот бит разрешает/запрещает захват по положительному фронту для модуля n ПМС.0: Захват по положительному фронту запрещен.1: Захват по положительному фронту разрешен.Бит 4: CAPNn: Разрешение функции захвата по отрицательному фронту.Этот бит разрешает/запрещает захват по отрицательному фронту для модуля n ПМС.0: Захват по отрицательному фронту запрещен.1: Захват по отрицательному фронту разрешен.Бит 3: MATn: Разрешение функции определения совпадения.Этот бит включает/отключает функцию определения совпадения для модуля n ПМС.
ЕслиMATn = 1, то совпадение значения счетчика ПМС со значением регистра захвата/сравнениясоответствующего модуля приведет к установке в 1 бита CCFn в регистре PCA0MD.0: Функция определения совпадения отключена.1: Функция определения совпадения включена.Бит 2: TOGn: Разрешение функции инвертирования выхода.Этот бит включает/отключает функцию инвертирования выходного сигнала для модуля n ПМС.Если TOGn = 1, то совпадение значения счетчика ПМС со значением регистра захвата/сравнениясоответствующего модуля приведет к инвертированию логического уровня выходного сигналана внешнем выводе CEXn.0: Функция инвертирования выхода отключена.1: Функция инвертирования выхода включена.Бит 1: PWMn: Включение режима ШИМ.Этот бит включает/отключает функцию ШИМ для модуля n ПМС. Если PWMn = 1, то выходнойШИМ-сигнал появляется на внешнем выводе CEXn.
Если PWM16n = 0, то используется режим 8-разр.ШИМ; если PWM16n = 1. то используется режим 16-разр. ШИМ. Если TOGn = 1, то модуль работает врежиме выхода заданной частоты.0: Функция ШИМ отключена.1: Функция ШИМ включена.Бит 0: ECCFn: Разрешение прерываний от флага захвата/сравнения (CCFn).Этот бит разрешает/запрещает прерывания от флага захвата/сравнения (CCFn).0: Прерывания от флага CCFn запрещены.1: Прерывания от флага CCFn разрешены.261Ред. 1.4C8051F020/1/2/3Рисунок 23.13.
PCA0L: Младший байт таймера/счетчика ПМСR/WR/WR/WR/WR/WR/WR/WR/WБит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000Бит 7SFR Адрес:0xE9Биты 7-0: PCA0L: Младший байт таймера/счетчика ПМС.Регистр PCA0L содержит младший байт (МЗБ) 16-разрядного таймера/счетчика ПМС.Рисунок 23.14. PCA0H: Старший байт таймера/счетчика ПМСR/WR/WR/WR/WR/WR/WR/WR/WБит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000Бит 7SFR Адрес:0xF9Биты 7-0: PCA0H: Старший байт таймера/счетчика ПМС.Регистр PCA0H содержит старший байт (СЗБ) 16-разрядного таймера/счетчика ПМС.Ред.
1.4262C8051F020/1/2/3Рисунок 23.15. PCA0CPLn: Младший байт модуля захвата ПМСR/WR/WR/WR/WR/WR/WR/WR/WБит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000Бит 7SFR Адрес:0xEA-0xEEАдреса регистров PCA0CPLn: PCA0CPL0 = 0xEA (n = 0)PCA0CPL1 = 0xEB (n = 1)PCA0CPL2 = 0xEC (n = 2)PCA0CPL3 = 0xED (n = 3)PCA0CPL4 = 0xEE (n = 4)Биты 7-6: PCA0CPLn: Младший байт модуля захвата ПМС.Регистр PCA0CPLn содержит младший байт (МЗБ) 16-разрядного модуля захвата n.Рисунок 23.16. PCA0CPHn: Старший байт модуля захвата ПМСR/WR/WR/WR/WR/WR/WR/WR/WБит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000Бит 7SFR Адрес:0xFA-0xFEАдреса регистров PCA0CPHn: PCA0CPH0 = 0xFA (n = 0)PCA0CPH1 = 0xFB (n = 1)PCA0CPH2 = 0xFC (n = 2)PCA0CPH3 = 0xFD (n = 3)PCA0CPH4 = 0xFE (n = 4)Биты 7-0: PCA0CPHn: Старший байт модуля захвата ПМС.Регистр PCA0CPHn содержит старший байт (СЗБ) 16-разрядного модуля захвата n.263Ред.
1.4C8051F020/1/2/3ПРИМЕЧАНИЯРед. 1.4264C8051F020/1/2/324. ИНТЕРФЕЙС JTAG (IEEE 1149.1)Каждый МК имеет встроенный интерфейс JTAG и логику поддержки граничного сканирования,предназначенные для производственных испытаний и внутрисистемного тестирования, выполнения операцийчтения и записи Flash-памяти, а также для проведения «неразрушающей» внутрисхемной отладки. ИнтерфейсJTAG полностью соответствует спецификации IEEE 1149.1.
Эта спецификация содержит подробнуюинформацию об интерфейсе тестирования и архитектуре граничного сканирования. Работа с регистром команд(IR) и регистром данных (DR) интерфейса JTAG описана в разделе «Test Access Port and Operation» (порттестового доступа и работа в режиме тестирования) спецификации IEEE 1149.1.Для работы с интерфейсом JTAG используются четыре специальных вывода МК: TCK, TMS, TDI иTDO.Используя 16-разрядный регистр команд интерфейса JTAG (IR), можно подавать любую из восьмикоманд, показанных на рис.24.1. Имеется три регистра данных (DR), связанных с работой интерфейсаграничного сканирования, и четыре регистра данных, связанных с выполнением операций чтения/записи Flashпамяти МК.Рисунок 24.1.
IR: Регистр команд интерфейса JTAGЗначениепри сбросе:0x0004Бит 15Бит 0Значение IRКоманда0x0000EXTEST0x00020x00040xFFFF0x0082SAMPLE/PRELOADIDCODEBYPASSFlash Control0x0083Flash Data0x0084Flash Address265ОписаниеВыбирает регистр данных интерфейса граничного сканирования дляуправления всеми выводами МК и наблюдения за ними.Выбирает регистр данных интерфейса граничного сканирования дляопроса его защелок и их предварительной установкиВыбирает регистр идентификатора устройстваВыбирает регистр-шунт (BYPASS регистр данных)Выбирает регистр FLASHCON для управления реакцией логикиинтерфейса на операции чтения/записи в регистр FLASHDATВыбирает регистр FLASHDAT для выполнения операцийчтения/записи Flash-памятиВыбирает регистр FLASHADR,который хранит адреса для всехопераций чтения/записи/стирания Flash-памятиРед.
1.4C8051F020/1/2/324.1. Граничное сканированиеРегистр данных интерфейса граничного сканирования является 134-разрядным регистром сдвига. Этотрегистр позволяет как управлять всеми выводами МК, SFR шиной и слаботоковыми подтягивающимирезисторами, так и определять их состояние. Для этого используются команды EXTEST и SAMPLE.Таблица 24.1. Описание бит регистра данных интерфейса граничного сканированияКоманда EXTEST позволяет осуществлять операции как захвата, так и обновления, а команда SAMPLEвыполняет только захват.Бит0123456, 8, 10, 12,14, 16, 18, 207, 9, 11, 13,15, 17, 19, 2122, 24, 26, 28,30, 32, 34, 3623, 25, 27, 29,31, 33, 35, 3738, 40, 42, 44,46, 48, 50, 5239, 41, 43, 45,47, 49, 51, 5354, 56, 58, 60,62, 64, 66, 6855, 57, 59, 61,63, 65, 67, 6970, 72, 74, 76,78, 80, 82, 8471, 73, 75, 77,79, 81, 83, 8586, 88, 90, 92,94, 96, 98, 10087, 89, 91, 93,95, 97, 99, 101ДействиеЗахватОбновлениеЗахватОбновлениеЗахватОбновлениеЗахватОбновлениеЗахватОбновлениеЗахватОбновлениеЗахватОбновлениеЗахватОбновлениеЗахватОбновлениеЗахватЦелевой сигналРазрешение сброса от МК (C8051021/3)Разрешение сброса на вывод /RST (C8051021/3)Входной сигнал сброса с вывода /RST (C8051021/3)Выходной сигнал сброса на вывод /RST (C8051021/3)Разрешение сброса от МК (C8051020/2)Разрешение сброса на вывод /RST (C8051020/2)Входной сигнал сброса с вывода /RST (C8051020/2)Выходной сигнал сброса на вывод /RST (C8051020/2)Сигнал внешнего тактового генератора с вывода XTAL1Не используетсяРазрешение слаботоковых подтягивающих резисторов от МКРазрешение слаботоковых подтягивающих резисторов к выводам портовРазрешение выхода P0.n от МК (напр., Bit6=P0.0, Bit8=P0.1, и т.д.)Разрешение выхода P0.n на вывод (напр., Bit6=P0.0oe, Bit8=P0.1oe, и т.д.)*Входной сигнал P0.n с вывода (напр., Bit7=P0.0, Bit9=P0.1, и т.д.)Выходной сигнал P0.n на вывод (напр., Bit7=P0.0, Bit9=P0.1, и т.д.)Разрешение выхода P1.n от МКРазрешение выхода P1.n на выводВходной сигнал P1.n с выводаОбновлениеВыходной сигнал P1.n на выводЗахватРазрешение выхода P2.n от МКОбновлениеЗахватРазрешение выхода P2.n на выводВходной сигнал P2.n с выводаОбновлениеВыходной сигнал P2.n на выводЗахватРазрешение выхода P3.n от МКОбновлениеЗахватРазрешение выхода P3.n на выводВходной сигнал P3.n с выводаОбновлениеВыходной сигнал P3.n на выводЗахватРазрешение выхода P4.n от МКОбновлениеЗахватРазрешение выхода P4.n на выводВходной сигнал P4.n с выводаОбновлениеВыходной сигнал P4.n на выводЗахватРазрешение выхода P5.n от МКОбновлениеЗахватОбновлениеРазрешение выхода P5.n на выводВходной сигнал P5.n с выводаВыходной сигнал P5.n на выводРед.
1.4266C8051F020/1/2/3БитДействие102, 104, 106,108, 110, 112,114, 116103, 105, 107,109, 111, 113,115, 117118, 120, 122,124, 126, 128,130, 132119, 121, 123,125, 127, 129,131, 133ЗахватОбновлениеЗахватЦелевой сигналРазрешение выхода P6.n от МКРазрешение выхода P6.n на выводВходной сигнал P6.n с выводаОбновлениеВыходной сигнал P6.n на выводЗахватРазрешение выхода P7.n от МКОбновлениеЗахватРазрешение выхода P7.n на выводВходной сигнал P7.n с выводаОбновление Выходной сигнал P7.n на вывод* ое = output enable (разрешение выхода)24.1.1.
Команда EXTESTКоманда EXTEST подается с помощью регистра IR. Регистр данных интерфейса граничногосканирования DR позволяет как управлять всеми выводами МК и слаботоковыми подтягивающимирезисторами, так и определять их состояние. Все входы к элементам встроенной логики установлены в 1.24.1.2. Команда SAMPLEКоманда SAMPLE подается с помощью регистра IR.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
