F00-17 (1041601), страница 8
Текст из файла (страница 8)
изм.2.73.03.6В12мА520мкА0.5В3.6В2.7-403.012.50.5105мАмАмкАмкА1.5В+85°CПримечание 1: При напряжении питания аналоговых цепей AV+ менее 1В схема слежения за напряжениемпитания не работает.Page 20CYGNAL Integrated Products, Inc. 20024.2002; Rev. 1.4C8051F000/1/2/5/6/7C8051F010/1/2/5/6/74. ОПИСАНИЕ КОРПУСОВ И ВЫВОДОВТаблица 4.1.
Описание выводовОбозначениевыводаНомер выводаF000F005F010F015F001F006F011F016F002F007F012F017VDD31,40,6223,3218,20DGND30,41,61ТипПоложительное напряжение питания цифровых цепейОбщий вывод питания цифровых цепейTCK16,175,152222,33,27,1913,4344,1218TMS211713TDI282015TDO292116XTAL1181410A InXTAL2191511A Out/RST201612D I/OVREF633A I/OCP0+CP0CP1+CP1DAC0DAC1AIN0AIN1AIN2AIN3AIN4AIN543216463789101112214546484745678921A InA InA InA InA OutA OutA InA InA InA InA InA InAV+AGND17,219,298,3014Положительное напряжение питания аналоговых цепейОбщий вывод питания аналоговых цепейD InD InD InD Out4.2002; Rev. 1.4Описание32314567JTAG: тактовый вход с внутренним подтягивающим резисторомJTAG: вход выбора режима с внутренним подтягивающимрезисторомJTAG: вход данных с внутренним подтягивающим резистором.Данные стробируются по переднему фронту сигнала TCKJTAG: выход данных (трех стабильный) с внутреннимподтягивающим резистором.
Данные выдаются на выход TDO позаднему фронту сигнала TCKВход генератора/Вход внешнего тактового сигналаВыход генератора. Подключается кварцевый или керамическийрезонаторСброс МК. Выход с открытым стоком внутренней схемы слеженияза напряжением питания. Устанавливается в низкий логическийуровень при Vdd < 2,7В.
Внешний источник может вызвать сбросМК, установив низкий логический уровень на этом выводе.Вход внешнего опорного напряжения/Выход внутреннего опорногонапряженияНе инвертирующий вход компаратора 0Инвертирующий вход компаратора 0Не инвертирующий вход компаратора 1Инвертирующий вход компаратора 1Выход ЦАП0Выход ЦАП1Входной канал 0 аналогового мультиплексораВходной канал 1 аналогового мультиплексораВходной канал 2 аналогового мультиплексораВходной канал 3 аналогового мультиплексораВходной канал 4 аналогового мультиплексораВходной канал 5 аналогового мультиплексораCYGNAL Integrated Products, Inc. 2002Page 21C8051F000/1/2/5/6/7C8051F010/1/2/5/6/7Таблица 4.1.
Описание выводов (продолжение)ОбозначениевыводаAIN6AIN7P0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7P3.0P3.1P3.2P3.3P3.4P3.5P3.6P3.7Page 22Номер выводаF000F005F010F015F001F006F011F01613143942474849505556383736353432605933275453525144432625242358574645101131343536373839403029282625244241F002F007F012F0171922232425262728ТипA InA InD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OD I/OОписаниеВходной канал 6 аналогового мультиплексораВходной канал 7 аналогового мультиплексораБит 0 порта 0Бит 1 порта 0Бит 2 порта 0Бит 3 порта 0Бит 4 порта 0Бит 5 порта 0Бит 6 порта 0Бит 7 порта 0Бит 0 порта 1Бит 1 порта 1Бит 2 порта 1Бит 3 порта 1Бит 4 порта 1Бит 5 порта 1Бит 6 порта 1Бит 7 порта 1Бит 0 порта 2Бит 1 порта 2Бит 2 порта 2Бит 3 порта 2Бит 4 порта 2Бит 5 порта 2Бит 6 порта 2Бит 7 порта 2Бит 0 порта 3Бит 1 порта 3Бит 2 порта 3Бит 3 порта 3Бит 4 порта 3Бит 5 порта 3Бит 6 порта 3Бит 7 порта 3CYGNAL Integrated Products, Inc.
20024.2002; Rev. 1.4C8051F000/1/2/5/6/7C8051F010/1/2/5/6/7P0.6P2.2P2.3P2.4P2.5P0.5P0.455545352515049P3.5P0.75756P3.45859P1.6P1.76061VDDDGND6263DAC0DAC164Рисунок 4.1. Цоколевка корпуса TQFP-64CP1CP1+148P0.3247CP0-346P0.2P3.6CP0+445P3.7AGND544P2.6VREF643P2.7AIN0742AIN1841P0.1DGNDAIN2940VDDAIN31039P0.0AIN41138P1.0C8051F000C8051F005C8051F010C8051F015AIN51237P1.1AIN61336AIN71435P1.2P1.34.2002; Rev. 1.42526272829303132P3.1P3.0P2.1TDITDODGNDVDDP1.522TCKP3.32421TMSP3.220/RST2319XTAL2331816XTAL1341715AV+AGNDAV+CYGNAL Integrated Products, Inc. 2002P1.4P2.0Page 23C8051F000/1/2/5/6/7C8051F010/1/2/5/6/7Рисунок 4.2.
Чертеж корпуса TQFP-64DD1MIN NOM MAX(mm) (mm) (mm)AE1E-1.20A1 0.05-0.15A2 0.95-1.05b-0.17 0.22 0.27D-12.00-D1-10.00-e-0.50-E-12.00-E1-10.00-64PIN 1DESIGNATOR1A2eAbPage 24A1CYGNAL Integrated Products, Inc. 20024.2002; Rev. 1.4C8051F000/1/2/5/6/7C8051F010/1/2/5/6/7DAC0DAC1CP1-CP1+AGNDAV+P1.6P1.7P0.7P0.6P0.5P0.4484746454443424140393837Рисунок 4.3. Цоколевка корпуса TQFP-48CP0-136P0.3CP0+235P0.2VREF334P0.1AIN0433DGNDAIN1532VDDAIN26AIN37AIN48AIN59AIN6C8051F001C8051F006C8051F011C8051F0164.2002; Rev. 1.4222324DGNDVDDP1.5P1.42125TDO1220AGNDTDIP1.31926DGND1118AIN7TCKDGND1727TMS1016P1.2/RST2815P1.1XTAL22914P1.0XTAL13013P0.0AV+31CYGNAL Integrated Products, Inc.
2002Page 25C8051F000/1/2/5/6/7C8051F010/1/2/5/6/7Рисунок 4.4. Чертеж корпуса TQFP-48DMIN NOM MAX(mm) (mm) (mm)D1AE1E-A1 0.05-1.20-0.15A2 0.95 1.00 1.05b48PIN 1IDENTIFIERA210.17 0.22 0.27D-9.00-D1-7.00-e-0.50-E-9.00-E1-7.00-eAbPage 26A1CYGNAL Integrated Products, Inc. 20024.2002; Rev. 1.4C8051F000/1/2/5/6/7C8051F010/1/2/5/6/7DAC0DAC1AGNDAV+P0.7P0.6P0.5P0.43231302928272625Рисунок 4.5. Цоколевка корпуса LQFP-32CP0-124P0.3CP0+223P0.2VREF322P0.1AIN0421DGNDAIN1520VDDAIN2619P0.0AIN3718VDDAGND817DGND4.2002; Rev.
1.410111213141516XTAL1XTAL2/RSTTMSTCKTDITDOAV+9C8051F002C8051F007C8051F012C8051F017CYGNAL Integrated Products, Inc. 2002Page 27C8051F000/1/2/5/6/7C8051F010/1/2/5/6/7Рисунок 4.6. Чертеж корпуса LQFP-32DMIN NOM MAX(mm) (mm) (mm)D1A-A1 0.05E1 EPIN 1IDENTIFIER-0.150.30 0.37 0.45D-9.00-D1-7.00-e-0.80-E-9.00-E1-7.00-1A2AbPage 281.60A2 1.35 1.40 1.45b32-A1eCYGNAL Integrated Products, Inc. 20024.2002; Rev. 1.4C8051F000/1/2/5/6/7C8051F010/1/2/5/6/75.
АЦП 12-разрядный (C8051F000/1/2/5/6/7)Модуль АЦП МК C8051F000/1/2/5/6/7 состоит из 9-канального программируемого аналоговогомультиплексора (AMUX), программируемого усилителя (PGA), 12-разрядного АЦП последовательногоприближения с производительностью до 100 тыс. преобразований в секунду, устройства выборки-хранения(УВХ) и программируемого детектора диапазона (см. рис.5.1). AMUX, PGA, режимы преобразования идетектор диапазона настраиваются программным путем при помощи регистров специального назначения (см.рис 5.1).
Модуль АЦП (АЦП, УВХ и PGA) включен только тогда, когда бит ADCEN регистра управленияАЦП ADC0CN (см. рис. 5.7) установлен в 1. Сброс этого бита в 0 переводит АЦП в режим пониженногоэнергопотребления. Чтобы подать смещение на АЦП, необходимо установить в 1 бит разрешения смещения(BIASE) в регистре REF0CN (см. рис. 9.2).Рисунок 5.1. Функциональная схема 12-разрядного АЦПADC0GTHADC0GTLADC0LTHADC0LTL24КОМБ.ЛОГИКА+AIN3-AIN4+AIN5-AIN6+AIN7-ДАТЧИКТЕМПЕРАТУРЫADCENAV+X12разрядныйАЦП+-последовательногоприближенияAGNDADWINT12ЗапускпреобразованияAIN29-канальныйаналоговый мультиплексор-12ADC0LAIN1AV+ADC0H+REFSYSCLKAIN0TMR3 OVT2 OVCNVSTRADBUSY(w)AMX0CFAMX0SLADC0CFADCENADCTMADCINTADBUSYADSTM1ADSTM0ADWINTADLJSTAMPGN2AMPGN1AMPGN0ADCSC2ADCSC1ADCSC0AMXAD3AMXAD2AMXAD1AMXAD0AIN67ICAIN45ICAIN23ICAIN01ICAGNDADC0CN5.1.
Аналоговый мультиплексор и программируемый усилительВосемь каналов АЦП могут использоваться для измерения внешних сигналов, девятый каналподключен к внутреннему датчику температуры (передаточная характеристика датчика температурыпоказана на рис. 5.3). Следует иметь ввиду, что показания датчика температуры считываются через PGA.Каждая пара входов AMUX могут быть запрограммированы на работу в одиночном или дифференциальномрежимах. Это позволяет пользователю выбрать наиболее подходящий режим измерения, и даже производитьизменение режимов “на лету”. При сбросе все каналы AMUX настраиваются как одиночные входы. Дляуправления AMUX используются два регистра: регистр выбора канала AMX0SL (см.
рис. 5.3) и регистрконфигурации AMX0CF (см. рис. 5.4). В таблице на рис. 5.5 приведены все возможные комбинации режимовработы каналов AMUX. PGA усиливает выходной сигнал AMUX с коэффициентом усиления, определяемымбитами AMPGN2-0 регистра управления АЦП ADC0CF (см. рис. 5.6). Коэффициент усиления может бытьпрограммно выбран из следующего ряда значений: 0.5, 1 (устанавливается при сбросе), 2, 4, 8, 16.4.2002; Rev.
1.4CYGNAL Integrated Products, Inc. 2002Page 29C8051F000/1/2/5/6/7C8051F010/1/2/5/6/75.2. Режимы работы АЦПТ.к. АЦП использует ИОН для определения диапазона изменения напряжения, то ИОН должен бытьправильно настроен до начала преобразования (см. раздел 9). Максимальная скорость преобразования АЦП –100 тыс. преобразований в секунду. Частота тактирования модуля АЦП определяется системной тактовойчастотой. Скорость преобразования может быть уменьшена в 2, 4, 8 или 16 раз соответствующей установкойбитов ADCSC в регистре ADC0CF, что позволяет устанавливать необходимую скорость преобразования приразличных системных тактовых частотах.Запуск преобразования может быть осуществлен одним из четырех способов, в зависимости отсостояния битов режима запуска преобразования АЦП (ADSTM1, ADSTM0) в регистре ADC0CN.Преобразование может быть инициировано:1) установкой в 1 бита ADBUSY в регистре ADC0CN;2) переполнением Таймера 3 (т.е.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
