F00-17 (1041601), страница 37
Текст из файла (страница 37)
ЕслиMATn = 1, то совпадение значения счетчика ПМС со значением регистра захвата/сравнениясоответствующего модуля приведет к установке в 1 бита CCFn в регистре PCA0MD.0: Функция определения совпадения отключена.1: Функция определения совпадения включена.Бит 2: TOGn: Разрешение функции инвертирования выхода.Этот бит включает/отключает функцию инвертирования выходного сигнала для модуля n ПМС.Если TOGn = 1, то совпадение значения счетчика ПМС со значением регистра захвата/сравнениясоответствующего модуля приведет к инвертированию логического уровня выходного сигналана внешнем выводе CEXn.0: Функция инвертирования выхода отключена.1: Функция инвертирования выхода включена.Бит 1: PWMn: Включение режима ШИМ.Этот бит включает/отключает функцию ШИМ для модуля n ПМС. Если PWMn = 1, то выходнойШИМ сигнала появляется на внешнем выводе CEXn.0: Функция ШИМ отключена.1: Функция ШИМ включена.Бит 0: ECCFn: Разрешение прерываний от флага захвата/сравнения (CCFn).Этот бит разрешает/запрещает прерывания от флага захвата/сравнения (CCFn).0: Прерывания от флага CCFn запрещены.1: Прерывания от флага CCFn разрешены.Page 160CYGNAL Integrated Products, Inc.
20024.2002; Rev. 1.4C8051F000/1/2/5/6/7C8051F010/1/2/5/6/7Рисунок 20.11. PCA0L: Младший байт таймера/счетчика ПМСR/WR/WR/WR/WR/WR/WR/WR/WЗначениепри сбросе:Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 000000000Биты 7-0: PCA0L: Младший байт таймера/счетчика ПМС.Регистр PCA0L содержит младший байт (МЗБ) 16-разрядного таймера/счетчика ПМС.SFR Адрес:0xE9Рисунок 20.12. PCA0H: Старший байт таймера/счетчика ПМСR/WR/WR/WR/WR/WR/WR/WR/WЗначениепри сбросе:Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 000000000SFR Адрес:0xF9Биты 7-0: PCA0H: Старший байт таймера/счетчика ПМС.Регистр PCA0H содержит старший байт (СЗБ) 16-разрядного таймера/счетчика ПМС.Следует иметь ввиду, что на самом деле значение считывается из регистра-защелки.
Этопозволяет синхронизировать операции чтения регистров PCA0L и PCA0H.Рисунок 20.13. PCA0CPLn: Младший байт модуля захвата ПМСR/WR/WR/WR/WБит 7Бит 6Бит 5Бит 4Адреса регистров PCA0CPLn:R/WБит 3R/WБит 2R/WR/WЗначениепри сбросе:Бит 1Бит 000000000SFR Адрес:0xEA-0xEEPCA0CPL0 = 0xEA (n = 0)PCA0CPL1 = 0xEB (n = 1)PCA0CPL2 = 0xEC (n = 2)PCA0CPL3 = 0xED (n = 3)PCA0CPL4 = 0xEE (n = 4)Биты 7-6: PCA0CPLn: Младший байт модуля захвата ПМС.Регистр PCA0CPLn содержит младший байт (МЗБ) 16-разрядного модуля захвата n.Рисунок 20.14.
PCA0CPHn: Старший байт модуля захвата ПМСR/WR/WR/WR/WR/WБит 7Бит 6Бит 5Бит 4Бит 3Адреса регистров PCA0CPHn:R/WБит 2R/WR/WЗначениепри сбросе:Бит 1Бит 000000000PCA0CPH0 = 0xFA (n = 0)PCA0CPH1 = 0xFB (n = 1)PCA0CPH2 = 0xFC (n = 2)PCA0CPH3 = 0xFD (n = 3)PCA0CPH4 = 0xFE (n = 4)SFR Адрес:0xFA-0xFEБиты 7-0: PCA0CPHn: Старший байт модуля захвата ПМС.Регистр PCA0CPHn содержит старший байт (СЗБ) 16-разрядного модуля захвата n.4.2002; Rev. 1.4CYGNAL Integrated Products, Inc.
2002Page 161C8051F000/1/2/5/6/7C8051F010/1/2/5/6/721. ИНТЕРФЕЙС JTAG (IEEE 1149.1)Каждый МК имеет встроенный интерфейс JTAG и логику поддержки граничного сканирования,предназначенные для производственных испытаний и внутрисистемного тестирования, выполнения операцийчтения и записи Flash-памяти, а также для проведения «неразрушающей» внутрисхемной отладки. ИнтерфейсJTAG полностью соответствует спецификации IEEE 1149.1. Эта спецификация содержит подробнуюинформацию об интерфейсе тестирования и архитектуре граничного сканирования. Работа с регистромкоманд (IR) и регистром данных (DR) интерфейса JTAG описана в разделе «Test Access Port and Operation»(порт тестового доступа и работа в режиме тестового доступа) спецификации IEEE 1149.1.Для работы с интерфейсом JTAG используются четыре специальных вывода МК: TCK, TMS, TDI иTDO.
Максимальное допустимое напряжение на этих выводах составляет 5В.Используя 16-разрядный регистр команд интерфейса JTAG (IR), можно подавать любую из восьмикоманд, показанных на рис.21.1. Имеется три регистра данных (DR), связанных с работой интерфейсаграничного сканирования, и четыре регистра данных, связанных с выполнением операций чтения/записиFlash-памяти МК.Рисунок 21.1. IR: Регистр команд интерфейса JTAGБит 0Бит 15Значение IRКоманда0x0000EXTEST0x00020x00040xFFFF0x0082SAMPLE/PRELOADIDCODEBYPASSFlash Control0x0083Flash Data0x0084Flash Address0x0085Flash ScalePage 162Значениепри сбросе:0x0004ОписаниеВыбирает регистр данных интерфейса граничного сканирования дляуправления всеми выводами МК и наблюдения за ними.Выбирает регистр данных интерфейса граничного сканирования дляопроса его защелок и их предварительной установкиВыбирает регистр идентификатора устройстваВыбирает регистр-шунт (BYPASS регистр данных)Выбирает регистр FLASHCON для управления реакцией логикиинтерфейса на операции чтения/записи в регистр FLASHDATВыбирает регистр FLASHDAT для выполнения операцийчтения/записи Flash-памятиВыбирает регистр FLASHADR,который хранит адреса для всехопераций чтения/записи/стирания Flash-памятиВыбирает регистр FLASHSCL, который управляет делителем,используемым для генерации сигналов тактирования модуля FlashпамятиCYGNAL Integrated Products, Inc.
20024.2002; Rev. 1.4C8051F000/1/2/5/6/7C8051F010/1/2/5/6/721.1. Граничное сканированиеРегистр данных интерфейса граничного сканирования является 87-разрядным регистром сдвига. Этотрегистр позволяет как управлять всеми выводами МК, SFR шиной и слаботоковыми подтягивающимирезисторами, так и определять их состояние. Для этого используются команды EXTEST и SAMPLE.Таблица 21.1.
Описание бит регистра данных интерфейса граничного сканированияКоманда EXTEST позволяет осуществлять операции как захвата, так и обновления, а командаSAMPLE выполняет только захват.БитДействиеЗахват0ОбновлениеЗахват1ОбновлениеЗахват2ОбновлениеЗахват3ОбновлениеЗахват4-11ОбновлениеЗахват12-19ОбновлениеЗахват20ОбновлениеЗахват21ОбновлениеЗахват22Обновление23,25,27,29,31,33,35,3724,26,28,30,32,34,36,3839,41,43,45,47,49,51,5340,42,44,46,48,50,52,5455,57,59,61,63,65,67,6956,58,60,62,64,66,68,7071,73,75,77,79,81,83,8572,74,76,78,80,82,84,86ЗахватОбновлениеЗахватЦелевой сигналРазрешение сброса от МКРазрешение сброса на вывод /RSTВходной сигнал сброса с вывода /RSTВыходной сигнал сброса на вывод /RSTСигнал внешнего тактового генератора с вывода XTAL1Не используетсяПодключение слаботоковых подтягивающих резисторов от МКПодключение слаботоковых подтягивающих резисторов к выводам портовБит адресной шины SFR от CIP-51 (напр., Bit4=SFRA0, Bit5=SFRA1…)Бит адресной шины SFR на адресную шину SFR (напр., Bit4=XSFRA0, Bit5=XSFRA1)Бит шины данных SFR от SFR (напр., Bit12=SFRD0, Bit13=SFRD1…)Бит шины данных SFR, записываемый в SFR (напр., Bit12=SFRD0, Bit13=SFRD1…)Строб записи SFR от CIP-51Строб записи SFR на шину SFRСтроб чтения SFR от CIP-51Строб чтения SFR на шину SFRСтроб чтение/модификация/запись SFR от CIP-51Строб чтение/модификация/запись SFR на шину SFRРазрешение выхода P0.n от МК (напр., Bit23=P0.0, Bit25=P0.1, и т.д.)Разрешение выхода P0.n на вывод (напр., Bit23=P0.0oe, Bit25=P0.1oe, и т.д.)*Входной сигнал P0.n с вывода (напр., Bit24=P0.0, Bit26=P0.1, и т.д.)ОбновлениеВыходной сигнал P0.n на вывод (напр., Bit24=P0.0, Bit26=P0.1, и т.д.)ЗахватРазрешение выхода P1.n от МК (напр., Bit39=P1.0, Bit41=P1.1, и т.д.)ОбновлениеЗахватРазрешение выхода P1.n на вывод (напр., Bit39=P1.0oe, Bit41=P1.1oe, и т.д.)*Входной сигнал P1.n с вывода (напр., Bit40=P1.0, Bit42=P1.1, и т.д.)ОбновлениеВыходной сигнал P1.n на вывод (напр., Bit40=P1.0, Bit42=P1.1, и т.д.)ЗахватРазрешение выхода P2.n от МК (напр., Bit55=P2.0, Bit57=P2.1, и т.д.)ОбновлениеЗахватРазрешение выхода P2.n на вывод (напр., Bit55=P2.0oe, Bit57=P2.1oe, и т.д.)*Входной сигнал P2.n с вывода (напр., Bit56=P2.0, Bit58=P2.1, и т.д.)ОбновлениеВыходной сигнал P2.n на вывод (напр., Bit56=P2.0, Bit58=P2.1, и т.д.)ЗахватРазрешение выхода P3.n от МК (напр., Bit71=P3.0, Bit73=P3.1, и т.д.)ОбновлениеЗахватРазрешение выхода P3.n на вывод (напр., Bit71=P3.0oe, Bit73=P3.1oe, и т.д.)*Входной сигнал P3.n с вывода (напр., Bit72=P3.0, Bit74=P3.1, и т.д.)Обновление Выходной сигнал P3.n на вывод (напр., Bit72=P3.0, Bit74=P3.1, и т.д.)* ое = output enable (разрешение выхода)4.2002; Rev.
1.4CYGNAL Integrated Products, Inc. 2002Page 163C8051F000/1/2/5/6/7C8051F010/1/2/5/6/721.1.1. Команда EXTESTКоманда EXTEST подается с помощью регистра IR. Регистр данных интерфейса граничногосканирования DR позволяет как управлять всеми выводами МК, SFR шиной и слаботоковымиподтягивающими резисторами, так и определять их состояние. Все входы к элементам встроенной логикиустановлены в 1.21.1.2. Команда SAMPLEКоманда SAMPLE подается с помощью регистра IR.
Регистр данных интерфейса граничногосканирования DR используется для опроса защелок пути сканирования и их предварительной установки.21.1.3. Команда BYPASSКоманда BYPASS подается с помощью регистра IR. Она обеспечивает доступ к стандартному 1разрядному регистру-шунту (BYPASS регистру данных) интерфейса JTAG.21.1.4. Команда IDCODEКоманда IDCODE подается с помощью регистра IR. Она обеспечивает доступ к 32-региструидентификатора устройства.Рисунок 21.2. DEVICEID: Регистр JTAG идентификатора устройстваВерсияБит 31Шифр компонентаБит 28 Бит 27Идентификатор производителяБит 12 Бит 111Бит 1 Бит 0Значениепри сбросе:(зависит отшифракомпонента)Версия = 0000b (Редакция A)= 0001b (Редакция B)Шифр компонента = 0000 0000 0000 0000b (C8051F000/01/02/10/11/12)= 0000 0000 0000 0010b (C8051F005/06/07/15/16/17)Идентификатор производителя = 0010 0100 001b (Cygnal Integrated Products)Page 164CYGNAL Integrated Products, Inc.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
