Реализация цифровых фрагментов

· Курс «Информационные технологии

· в проектировании ЭВС»

· Лекция №13

· «Технологии проектирования ИСПС»

11.3. Реализация цифровых фрагментов в форме полузаказных кристаллов (продолжение)

Максимальное совпадение между характеристиками ПЛИС и БМК может быть обеспечено при совмещении в одном лице фирмы-изготовителя MPGA и фирмы-изготовителя FPGA/CPLD и при наличии у нее соответствующих типов БИС. В таком случае наиболее рациональным представляется предва­рительная реализация проекта в форме ПЛИС. Ведущие фирмы-произво­дители схем ПЛИС Хilinx и Altera стараются поддержать такое направление. И та и другая фирма выпускают БМК, соответствующие определенным схе­мам ПЛИС. В качестве примера проектной процедуры конвертации проекта на рис. 2.11 приведена процедура переноса проекта, реализованного на БИС фирмы Altera типа АРЕХ20КЕ или АРЕХ20КС, в форму БМК. Из рисунка видно, как много проверок содержит конвертационная процедура, включая проверку основных проектных правил и ограничений DRC (Design Rule-Check). В том числе, показано формирование файлов для автоматической генерации тестовых последовательностей для оборудования как общего назначения ATPG (Automatic Test Pattern Generation), так и встроенных блоков памяти ESB (Embedded System Blocks).

Фирма Altera анонсировала в 2001 году выпуск БМК типа HardCopy. Семей­ство БМК этого типа позволяют поддерживать методологию конвертации проектов из ПЛИС типа APEX с минимальным риском иметь расхождение в поведении прототипа и конечного продукта (при условии, что логическая емкость приборов лежит в диапазоне от 400 тыс. до 1,5 млн. вентилей). Ми­нимизация достигается сохранением всех основных ресурсов ПЛИС типа APEX при переводе ее реализации в жесткие соединения вместо соедине­ний, определяемых памятью конфигурации.

Рекомендуемые материалы

Особенностью процедуры конвертации является отсутствие необходимости у проектировщика вмешиваться в ее процесс. Этот процесс не требует от проектировщика разработки и создания специальных средств тестирования (типа генерации Test-Bench), разработки тестовых векторов или временного и функционального моделирования. Естественно, что опре­деленные тестовые проверки разработчик выполнял при разработке и про­верке реализации своего проекта на ПЛИС типа APEX. Для проведения миграции требуются выходные файлы работоспособного проекта, сгенери­рованного САПР Quartus II для БИС типа APEX. На выполнение процесса конвертации и изготовление функциональных прототипов фирма Altera за­трачивает порядка 8 недель, для выпуска промышленной партии требуется около 16 – 18 недель.

Экономическая выгода применения БМК типа HardCopy видна из следую­щих сравнительных данных. Стоимость изготовления комплекта масок для БИС с проектными нормами 0,13 мкм и с шестью слоями металла, которая выполняется по технологии стандартных ячеек, превышает 750 тыс. долла­ров. Поскольку к этой стоимости необходимо добавить дополнительные расходы фирмы-изготовителя БМК на подготовительные операции к проек­тированию и производственному процессу, то общая сумма расходов пре­вышает 1 млн. долларов. Для проектирования БМК типа HardCopy фирма Altera обещает затраты на уровне 300 тыс. долларов.

Вам также может быть полезна лекция "Лекция 10 - Характеристика  СДЯВ и влияние их  на человека".

Фирмы, специализирующиеся на производстве полузаказных БИС, также стараются поддерживать технологии конвертации проектов, выполненных на схемах типа ПЛИС, что делает целесообразным проектирование по ветви FPGA-ASIC. Однако временное отставание фирм-изготовителей БИС БМК в выпуске схем, соответствующих определенному классу схем ПЛИС, от темпов снижения цены на перспективные типы ПЛИС фирмами-произво­дителями БИС ПЛИС часто создает ситуацию, когда экономически невы­годно отказываться от выпуска продукции на основе схем ПЛИС.

Целесообразность конвертации проектов из ПЛИС в форму БМК может следовать не только из экономических соображений. Как правило, помимо большей уверенности в работоспособности проекта, этот подход дает и оп­ределенные дополнительные выгоды, например, допускает работу на боль­ших системных частотах, меньшую стоимость, меньшую потребляемую мощность и т. д.

Еще одним важным моментом, который следует учитывать при поиске ра­циональной формы реализации конечного продукта, является отработан­ность у фирм технологии конвертации проектов ASIC-ASIC. Наличие таких технологий создает предпосылки для сохранения у проекта резервов за счет простоты перевода в реализации с другими и более перспективными харак­теристиками. Необходимость таких переводов может быть связана как с экономическими соображениями (схемы с меньшими топологическими нор­мами, как правило, имеют лучшие эксплуатационные характеристики и стоят дешевле), так и с возможностью реализовать проект с другими элек­трическими или эксплуатационными характеристиками (примером может служить перевод проекта на современные значения напряжения питания, включение проекта в систему со смешанными выходными напряжениями и т. д.).

Современное возрастание сложности проектов заставляет искать технологи­ческие варианты реализации проектов с гарантированными свойствами. Од­ним из основных путей увеличения надежности проектирования при усло­вии сокращения времени на проектирование является увеличение доли уже отработанных и проверенных или просто стандартных решений.

Варианты реализации стандартных решений и способы их использования проектировщиком могут существенно отличаться. Непрерывно увеличивает­ся число фирм, специализирующихся на разработке библиотек стандартных фрагментов для различных типов и видов ASIC продукции (IP-core). Про­цесс добавления такого стандартного фрагмента может иметь различную технологическую реализацию. Чаще всего фрагменты разрабатываются и записываются на одном из языков описания аппаратуры и вставляются в проект перед процедурой синтеза.

Реже используются варианты добавления стандартных фрагментов на этапах топологического проектирования, хотя именно топологическая оптимизация может резко улучшить временные характеристики фрагмента при сохране­нии его размеров. Для БМК фирма-разработчик IP-core должна обеспечить простоту переноса топологии стандартного фрагмента (систему межсоеди­нений) на произвольное место среди массива вентилей. Для технологии стандартных ячеек может использоваться как перенос топологии стандарт­ной ячейки на любое место массива ячеек, так и фиксированное размеще­ние в кристалле стандартных фрагментов. Фирма AMI для фрагментов пер­вого типа, в зависимости от их сложности, использует название мегаячейка (megacell) или информационный функциональный блок (datapath function), a для второго типа — скомпилированный блок (compiled block). Скомпилиро­ванные блоки (в подавляющем большинстве случаев это те или иные вариакты блоков памяти) оптимизированы по площади, скорости и потребляе­мой мощности, но могут размещаться только в заранее определенных местах кристалла.