ГЛАВА 3. ОДНОКРИСТАЛЬНЫЕ МИКРОКОНТРОЛЛЕРЫ СЕМЕЙСТВА MCS51
3.1. Микропроцессоры и микроконтроллеры
1. МК должен иметь развитую встроенную таймерную систему
2. Микроконтроллер должен быть ориентирован на
квазипараллельную
обработку информации
3. МК должен быть оснащен простой и развитой системой прерываний.
4. МК должен интегрировать на одном «чипе» вычислительное ядро
и элементы устройства связи с объектом (тактовый генератор,
память программ и данных, разбитую на ряд зон так, чтобы он
после перезапуска в кратчайшие сроки продолжил управление),
иметь простые средства расширения.
5. МК должен иметь удобные средства обработки отдельных битов.
6. Простые средства подключения элементов объекта управления.
7. Повышенные требования к надежности работы микроконтроллера
средства защиты от программных и аппаратных сбоев.
8. Для микроконтроллеров удобнее Гарвардская архитектура с
разделенной памятью программ и данных.
Типовой портрет обобщенного микропроцессора
Система команд МП
Разрядность регистров
Тактовая частота
Машинный цикл. Число тактов резонатора в машинном цикле.
RISC-архитектура.
Регистры МП
1. Счетчик команд РС (Program Counter)
2. Аккумулятор А
3. Слово состояния процессора PSW (Processor Status Word)
4. Регистр указатель данных
- Подразумеваемая или регистровая адресация: ORL A,Rn
- Непосредственная адресация: ADD A,#10
- Прямая адресация: ADD A,direct adress
- Косвенная через указатель данных: MOVX A,@DPTR
- Косвенная адресация: ADD A,(addr)
- Двойная косвенная. ADD A,((addr)) или ADD A,@(addr)
- Косвенная с поставтоинкрментом ADD A, (addr)+
Косвенная с предавтоинкрментом ADD A,+(addr)
5. Регистр-указатель стека SP (Stack Pounter)
6. Регистры общего назначения (РОН)
механизм прерываний: векторная и автовекторная
организация
автовекторная организация
2) заносит содержимое РС и PSW в стек;
3) устанавливает на счетчике команд
число, соответствующее активной
линии прерывания –
адрес вектора прерывания;
4) обращается к ячейке памяти, адрес
которой равен вектору прерываний и
считывает адрес входа в п/п обслуживания прерывания;
5) выполняет п/п обслуживания, которая
должна заканчиваться командой возврата из прерывания (обычно RETI или
RTI);
6) встретив команду возврата из прерывания, микропроцессор восстанавливает свои РС и PSW и продолжает
работу в основной программе.
1) заканчивает очередную команду и
заносит содержимое РС и PSW в стек;
2) выставляет на линии подтверждения
прерывания INTE активный уровень;
3) ВУ анализирует линию INTE и, увидев
активный уровень, выставляет на шину
данных свой идентификационный код –
адрес вектора прерывания;
4) МП считывает с ШД алрес вектора пре-рывания и далее 4.1.
МП
D
O1
On
V1 Di BF Qi
V1
OE
INT
INT
INTE
Vn
1
1) заканчивает очередную команду;
векторная организация
K1
+5V
1
Kn
INTE
Рис. 3.1.
+5V
3.2. Микроконтроллеры семейства
MCS51
А. Общие характеристики и назначение выводов
МК содержат все узлы, необходимые для автономной работы:
- центральный восьмиразрядный процессор;
- память программ объемом 4 Кбайт (только 8751 и 87С51);
- память данных объемом 128 байт;
- четыре восьмиразрядных программируемых порта ввода-вывода;
- два 16-битовых многорежимных таймера/счетчика;
- систему автовекторных прерываний с пятью векторами и двумя
программно управляемыми уровнями приоритетов;
- последовательный интерфейс, включающий универсальный
дуплексный приемопередатчик, способный функционировать
в четырех режимах;
- тактовый генератор.
Микроконтроллер имеет:
- систему из 111 базовых команд с форматом 1, 2, или 3 байта;
- 32 регистра общего назначения РОН;
- 128 программно-управляемых флагов (битовый процессор);
- набор регистров специальных функций RSF, управляющих работой
ресурсов
Регистры специальных функций (SFR, Special Function Registers)
Обознач.
* АСС
*В
* PSW
SР
DPTR
DPL
DPH
* Р0
* Р1
* Р2
* Р3
* IР
* IЕ
ТМОD
* TCON
ТН0
ТL0
ТН1
ТL1
* SCON
SBUF
PCON
Наименование
Аккумулятор
Регистр В
Регистр состояния программы
Указатель стека
Указатель данных. 2 байта:
Младший байт
Старший байт
Порт 0
Порт 1
Порт 2
Порт 3
Регистр приоритетов прерываний
Регистр разрешения прерываний
Регистр режимов таймера/счетчика
Регистр управления таймера/счетчика
Таймер/счетчик 0. Старший байт
Таймер/счетчик 0. Младший байт
Таймер/счетчик 1. Старший байт
Таймер/счетчик 1. Младший байт
Управление последовательным портом
Буфер последовательного порта
Управление потреблением
* — регистры, допускающие побитовую адресацию
Адрес
Е0Н
F0Н
D0Н
81Н
82Н
83Н
80Н
90Н
А0Н
В0Н
В8Н
А8Н
89Н
88Н
8СН
8АН
8DН
8ВН
98Н
99Н
87Н
Регистр состояния программы PSW
Биты
7
6
5
4
3
2
1
0
Обозначение
C
AC
F0
RS1
RS0
OV
-
P
Биты
Обозначение
7
C
Флаг переноса. Изменяется во время
выполнения ряда арифметических и
логических инструкций.
Аппаратно
или
программно
6
АС
Флаг дополнительного переноса.
Устанавливается при выполнения
инструкций сложения- вычитания для
указания переноса или заема в бите 3 при
образовании младшего полубайта
результата.
Аппаратно
или
программно
5
F0
Флаг 0. Флаг, определяемый
пользователем.
Программно
4
RS1
Указатель банка рабочих регистров
Программно
3
RS0
Указатель банка рабочих регистров
Программно
--
RS1
RS0
0
0
0
1
1
0
1
1
2
OV
Назначение битов
Доступ к биту
Банк 0 с адресами (00Н - 07Н)
Банк 1 с адресами (08Н – 0FН)
Банк 2 с адресами (10Н - 17Н)
Банк 3 с адресами (18Н – 1FН)
Флаг переполнения. Аппаратно
устанавливается во время выполнения
арифметических инструкций
Аппаратно
или
программно
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
VR
VPP
RxD
TxD
INT0
INT1
T0
T1
WR
RD
MC
«0 В» и «5 В» - основное питание.
«RST» - сброс микроконтроллера
«BQ1, BQ2» –подключение кварца
P2.0
P2.1
P2.2
P2.3
P2.4
P2.5
P2.6
P2.7
RST
BQ2
BQ1
EA
PME
ALE
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
P3.7
OB
Vcc
P0.0
P0.1
P0.2
P0.3
P0.4
P0.5
P0.6
P0.7
«ЕА`» - (External Adress)
«PME»- (Program Memory Enable)
«ALE» - (Adress Length Enable)
Порты микроконтроллера
Переключатель
функций
Vcc
Управление
PROG
Рис.3.2. Внешние выводы
микроконтроллера
От внутренней шины МК
Запись в
защелку
Защелка
D Q
N1
Выходные
ключи
N2
Вывод порта
C Q
N
Чтение
защелки
Чтение
вывода
GND
Рис. 3.3. Функциональная схема порта микроконтроллера
Порт Р0
Порт Р1
Порт Р2
Порт Р3
N вывода
Обозначение
Назначение вывода
Тип
1-8
Р1.0-Р1.7
8-разрядныи двунаправленный порт Р1. Вход адреса А0-А7 при про
верке внутреннего ПЗУ (РПЗУ)
вход/ выход
9
RST
Сигнал общего сброса. Вывод резервного питания ОЗУ от внешнего
источника (для 1816)
вход
10-17
Р3.0-Р3.7
8-разрядный двунаправленный порт P3 с дополнительными функциями
вход/ выход
Р3.0
Последовательные данные приемника - RхD
вход
Р3.1
Последовательные данные передатчика - ТхD
выход
Р3.2
Вход внешнего прерывания 0- INТ0`
вход
РЗ.З
Вход внешнего прерывания 1-INT1`
вход
Р3.4
Вход таймера/счетчика 0: - Т0
вход
РЗ.З
Вход таймера/счетчика 1: - Т1
вход
Р3.6
Выход стробирующего сигнала при записи во внешнюю память данных:
- WR`
выход
Р3.7
Выход стробирующего сигнала при чтении из внешней памяти данных –
RD`
выход
Выводы для подключения кварцевого резонатора.
выход вход
18
19
BQ2
ВQ1
20
0В
Общий вывод
21-28
Р2.0-Р2.7
8-разрядный двунаправленный порт Р2. Выход адреса А8-А15 в режиме
работы с внешней памятью. В режиме проверки внутреннего ПЗУ
выводы Р2.0 - Р2.6 используются как вход адреса А8-А14. Вывод
Р2.7 - разрешение чтения ПЗУ.
вход/ выход
29
РМЕ`
Разрешение программной памяти
выход
30
АLЕ
Выходной сигнал разрешения фиксации адреса. При программировании
РПЗУ сигнал: PROG
вход/ выход
Б. Организация памяти микроконтроллера
FFFFh
FFFFh
PC>FFFh
0FFFh
FFh
0FFFh
По всей зоне
100h MOVX A,@DPTR
FFh MOVX @DPTR,A
SFR
80h
7Fh
Резидентная
память
данных
РПД
Резидентная
оперативная
память
РОП
EA=1
до FFH
MOVX A,@R0
MOVX A,@R1
Векторы
MOVX @R0,A
прерыв.
23h T1+R1
MOVX @R1,A
1Bh TF1
13h IE1
0Bh TF0
03h IE0
Внешняя
Резидентная
память
память
данных
программ
ВПД
РПП
Рис. 3.4. Организация памяти
EA=0
1. Резидентная
оперативная память
-резидентная память
данных (от нуля до 7Fh)
Комбинации адресации:
1)- подразумеваемой MOV R2,A
2)- непосредственной MOV
A,#data
3)- прямой
MOV adr1,adr2
4)- косвенной
MOV A, @R1
0 -20h - 4-е банка РОН
20h-2Fh - битовый процессор
Векторы
прерыв.
23h T1+R1
1Bh TF1
13h IE1
0Bh TF0
03h IE0
Внешняя
память
программ
ВПП
-регистры специальных
функций RSF (от 80h до FFh)
1. Резидентная оперативная память
Резидентная память данных (0-7Fh)
Регистры специальных функций (SFR)
Резидентная память программ
объем 4 кБ
000h – начальный старт LJMP <Адрес программы>
003h – 023h – вектора прерываний LJMP <Адрес подпрограммы>
Источник прерывания
Вектор
Внешнее прерывание INT0
0003h
Таймер/счетчик Т/С 0
000Bh
Внешнее прерывание INT1
0013 h
Таймер/счетчик Т/С 1
001Вh
Последовательный порт
0023h
BQ
S1
P1 P2
S2
Машинный цикл
P1 P2
S3
P1 P2
S4
P1 P2
S5
P1 P2
S6
P1 P2
S1
P1 P2
S2
P1 P2
S3
P1 P2
S4
P1 P2
S5
P1 P2
S6
P1 P2
S1
P1 P2
S2
P1 P2
ALE
PME
Р0,
Р1,
Р2,
Р3.
Din
Старые данные на выводе
Din
Новые данные на выводе
Команда MOV Порт, Источник
Рис. 3.5. Работа с внутренней памятью программ и внутренней памятью данных
Считывание с
выводов
порта.
Запись
в порт
Внешняя память программ - до 64 кбайт.
Условие работы: - ЕА`(External Address) = 0 или РС > 4кБ (0FFFh)
R1
C1
C2
BQ
INT0
INT1
WR
RD
+5B или 0В
P0.0 D0
P0.1 D1
P0.2 D2
P0.3 D3
P0.4 D4
P0.5 D5
P0.6 D6
P0.7 D7
PME
ALE
P2.0
P2.1
P2.2
P2.3
P2.4
P2.5
P2.6
P2.7
D0
D1
D2
D3
D4
D5
D6
D7
Di0
Di1
Di2
Di3
Di4
Di5
Di6
Di7
STB
OE
AO
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
PME
+5B
А8
А9
А10
А11
А12
А13
А14
А15
PME
+5B C3
P1.0 MC
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
BQ2
BQ1
EA
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
P3.7
Шина адресов
RGDI0 А0 Шина
DI1 А1 управления
DI2 А2
DI3 А3 C1, C2 - 30pF
DI4 А4 C3 - 10mkF
DI5 А5
DI6 А6 R1 - 8,2K
DI7 А7
Рис. 3.6. Организация внешней шины.
к ДША
AO
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
PROM
Аппаратная организация внешней шины МК
Шина данных
D0
D1
D2
D3
D4
D5
D6
D7
D0
D1
D2
D3
D4
D5
D6
D7
OE
Upr
CS
Рис. 3.7.
Подключение к внешней
шине схемы РПЗУ
BQ
S1
P1 P2
S2
Машинный цикл
P1 P2
S3
S4
P1 P2
P1 P2
S5
P1 P2
S6
S1
P1 P2
P1 P2
S2
P1 P2
S3
P1 P2
S4
P1 P2
S5
P1 P2
S6
P1 P2
S1
P1 P2
S2
P1 P2
ALE
PME
P0 inC
PCL
P2
inC
PCL
PCH
inC
PCL
PCH
inC
PCL
inC
PCH
PCL
PCH
PCH
Рис. 3.8. Работа с внешней памятью программ без обращения к внешней памяти данных
AO
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
RD
WR
к ДША
AO
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
OE
W/R
CS
RAM
Внешняя память данных – до 64 кБ
D0
D1
D2
D3
D4
D5
D6
D7
D0
D1
D2
D3
D4
D5
D6
D7
MOVX A,@DPTR
BQ
S1
P1 P2
S2
MOVX @DPTR,A
Машинный цикл
P1 P2
S3
P1 P2
S4
P1 P2
S5
P1 P2
S6
P1 P2
S1
P1 P2
S2
P1 P2
S3
P1 P2
S4
P1 P2
S5
P1 P2
S6
P1 P2
S1
P1 P2
S2
P1 P2
ALE
PME
WR
RD
P0
Состояние защелок
P2
Состояние защелок
A0-7
Состояние защелок
A8-15
Dout
Din
Состояние защелок
Состояние защелок
Команда записи - чтения
Рис. 3.10. Работа с внутренней памятью программ с обращением к внешней памяти данны
S1
BQ
P1 P2
S2
Машинный цикл
P1 P2
S3
P1 P2
S4
P1 P2
S5
P1 P2
S6
P1 P2
S1
P1 P2
S2
S3
P1 P2
P1 P2
S4
P1 P2
S5
S6
P1 P2
S1
P1 P2
P1 P2
S2
P1 P2
ALE
PME
WR
RD
P0 inC
PCL
inC
P2
Dout
Din
A0-7
PCH
PCL
inC
A8-15
PCL
PCH
PCH
к ДША
1
Разрешение
DI0
DI1
DI2
DI3
DI4
DI5
DI6
DI7
STB
RG
DI0
DI1
DI2
DI3
DI4
DI5
DI6
DI7
OE
Рис. 3.12. Регистр для выдачи
сигналов дискретного управления
К объектам
контроля
WR
D0
D1
D2
D3
D4
D5
D6
D7
К объектам
управления
Рис. 3.11. Работа с внешней памятью программ с обращением к внешней памяти данных
RD
к ДША 1
in BF out
1
1
2
2
3
3
4
4
OE
1
1
2
2
3
3
4
4
OE
D0
D1
D2
D3
D4
D5
D6
D7
Рис. 3.13. Буфер для приема
сигналов дискретного контроля
A
0
1
2
A15 V
A14
A13
A12
RD
1
WR
MS
0
1
2
3
4
5
6
7
8XXXh
9XXXh
AXXXh
BXXXh
CXXXh
DXXXh
EXXXh
FXXXh
К буферам
и регистрам
Рис. 3.14. Простейший
дешифратор адреса
В. Таймеры-счетчики МК
Регистр TMOD
OSC
C/T0
/12
TL0
5бит
T0
Gate0
1
TR0
TH0
8бит
TF0
&
1
INT0
Рис. 3.15. Работа нулевого таймера в режиме 0.
OSC
C/T0
/12
TL0
8бит
T0
Gate0
1
TR0
TH0
8бит
TF0
&
1
INT0
Рис. 3.16. Работа нулевого таймера в режиме 1.
Регистр TCON
OSC
C/T0
/12
TL0
8бит
T0
1
Gate0
TR0
&
TF0
TH0
8бит
1
INT0
Рис. 3.17. Работа нулевого таймера в режиме 2.
C/T0
OSC
TR1
/12
T0
Gate0
1
TR0
TH0
8бит
TF1
TL0
8бит
TF0
&
1
INT0
Рис. 3.18. Работа нулевого таймера в режиме 3.
Измерение длительности положительного импульса в режиме 1
OSC
C/T0
/12
TL0
8бит
T0
Gate0
1
TR0
TH0
8бит
TF0
&
1
INT0
Рис. 3.16. Работа нулевого таймера в режиме 1.
К выводу INT0 присоединен исследуемый сигнал, кнопка, присоединенная к
нулевому биту первого порта, запускает измерение.
0B:
LJMP OVER
;по адресу вектора прерываний Т/С0 записан переход
……………….
;к п/п обработки переполнения таймера
TMR: ORL TMOD,#00001001B ;установить бит Gate0 и первый режим Т/С0
SET TMOD.2
;сбросить бит T/C0, перевести в состояние таймер
ORL TCON,#00010000B ;установить бит TR0 не изменяя остальных
MOV TH0, #0
;обнулить старший байт Т/С0
MOV TL0, #0
;обнулить младший байт Т/С0
ORL IE,
#10000010B ;разрешить прерывания от Т/С0
MOV TICK, #0
;обнулить счетчик переполнений таймера
WAIT: JB
Р1.0, WAIT ;ждать, пока 1 на выводе Р1.0, это кнопка «СТАРТ»
………………………………
;здесь нужна подпрограмма вывода результата из ячеек
;TICK, TH0 и TL0 и возврата на TMR
OVER: INC TICK
;увеличить число переполнений
RTI
;возврат из прерывания
Г. Приемо-передатчик USART
SM0, SM1 -режимы
7
6
5
4
3
2
1
0 синхронный режим N бита
1 10 бит Т/С1
SCON SM0 SM1 SM2 REN TB8 RB8 TI
2 11 бит f/32 или f/64 SBUF
3 11 бит Т/С1
SM2 - разрешение многопроцессорной работы
REN - разрешение приема
TB8, RB8 -передаваемый и принимаемый дополнительный бит
Рис. 3.8 Работа приемо-передатчика
3
Задание скорости обмена в режимах 1 и
1) запретить прерывания от Т/С1;
2) запрограммировать работу Т/С1 в качестве
таймера
установив при этом для него режим 2;
3)SMOD
запустить Т/С1 на счет.
SMOD
BQ
OV
F
2
32
f
2
f
3212(256 (TH ))
Значения ТН при fBQ=11,058МГц
0
RI
Бит SMOD
(удвоения
скорости)
Регистра
PCON
Бит SM2 – разрешение
многопроцессорной работы
Посылки с нулевым 9-ым битом
не принимаются
,
Д. Система прерываний микроконтроллера
Регистр
N бита
IE
Регистр
IP
TCON
Таблица векторов прерываний
разрешения прерываний (IE)
7
6
5
4
3
ES
ET1
EA
приоритетов прерываний (IP)
PS
PT1
Флаги прерываний
TF1 TR1
TF0
TR0 IE1
2
EX1
1
ET0
0
EX0
PX1
PT0
PX0
IT1
IE0
IT0
Источник
Флаг
Вектор
Внешнее INT0
IE0
03H
TF0
0BH
Таймер Т/С0
13H
IE1
Внешнее INT1
TF1
1BH
Таймер Т/С1
Приемопередатчик T1+R1
23H
IE0
Регистр IP
Регистр IE
EX0
Низкий приоритет
INT0
Высокий приоритет
IT0
Регистр TCON
Рис. 3.19
не установлен флаг
Выполнение программы
установлен флаг
Завершение текущей команды
Да
ET0
TF0
IT1
Нет
ET1
TF1
Регистр
SCON
TI
Есть
общее разрешение
EА=1?
Да
IE1
RI
Нет
EX1
INT1
Прерывание
маскируется в
IE
ES
1
Нет
Приоритет
выше текущего прерывания
Да
Выполнение п/п обслуживания
Продолжение текущей программы
EA
Рис. 3.20. Схема организации прерываний
Рис. 3.21. Алгоритм обработки запроса
Е. Система команд МК
111 команд, в 1, 2 или 3 байта, выполняемых за 1, 2 или 4 (умножение, деление)
машинных цикла.
Команда из двух частей:
1) код (1 байт - информация о предписанном действии и методе адресации),
2) сведения об операндах (2-3ий байт), либо сам операнд.
Арифметические и логические команды с байтовыми переменными
C - Флаг переноса.
Изменяется при выполнении арифметических
и логических команд
OV-Флаг
переполнения.
Устанавливается при
выполнении арифметических команд.
АС- Флаг
дополнительного
переноса.
Устанавливается
при выполнения
инструкций
сложения- вычитания
для указания
переноса
или заема в бите 3
при образовании
младшего полубайта
результата.
Команды передачи данных
А. Внутри резидентной памяти данных:
Комбинация подразумеваемой(1), прямой(2), косвенной(3) и непосредственной(4)
1-1: Пересылка в аккумулятор из регистра
1-2: Пересылка в аккумулятор прямо адресуемого байта
2-1: Пересылка по прямому адресу аккумулятора
1-3: Пересылка в аккумулятор байта из РПД (i=0,1)
3-1: Пересылка в РПД из аккумулятора
1-4: Загрузка в аккумулятор константы
2-2: Пересыпка прямоадресуемого байта по прямому адресу
2-3: Пересылка косвенно-адресуемого байта из РПД по прямому адресу
3-2: Пересылка байта из РПД по прямому адресу
2-4: Пересылка по прямому адресу константы
3-4: Пересылка в РПД константы
1-1: Обмен аккумулятора с регистром
1-2: Обмен аккумулятора с прямо адресуемым байтом
1-1: Обмен аккумулятора с байтом из РПД
1-1: Обмен младшей тетрады аккумулятора с младшей тетрадой байта РПД
MOV A, Rn
MOV A, ad
MOV ad, A
MOV A, @R1
MOV @Ri, A
MOV A, #d
MOV add, ads
MOV ad, @Ri
MOV ad, @Ri
MOV ad, #d
MOV @Ri, #d
XCH A, Rn
XCH A, ad
XCH A, @Ri
XCHO A, @Ri
В. С внешней памятью данных (в (из) аккумулятора по косвенной адресации)
Пересылка в аккумулятор байта из ВПД
Пересылка в ВПД из аккумулятора
Пересылка в аккумулятор байта из расширенной ВПД
Пересылка в ВПД из аккумулятора
С. С памятью программ
Пересылка в аккумулятор байта из ПП
Пересылка в аккумулятор байта из ПП
MOVX
MOVX
MOVX
MOVX
А,@Ri
@Ri, A
A,@DPTR
@DPTR, A
MOVC А, @А+DPTR
MOVC A,@A+PC
Команды битового процессора
Сброс, установка логические операции и и передача
управления по состояниям прямо-адресуемых битов
Команды ветвления и передачи управления
Переход к подпрограмме
и возврат
ACALL ad11, LCALL ad16, RET, RETI
Безусловные переходы по жестк. адр.
SJMP rel, AJMP ad11, LJMP ad16
Безусловные переходы по вычисл. адр.
JМР @А+DPTR
Условные переходы
Декремент регистра и переход, если не нуль
DJNZ Rn, rel
Декремент прямо адресуемого байта и переход, если не нуль
DJNZ ad, rel
