Часть 2 - Логические основы ЭВМ. Основные понятия алгебры логики (Т.В. Лукьянова - Конспект лекций по информатике), страница 5

Все они различаются нестолько принципом работы, сколько входной логикой, усложняющей «поведение» триггера.Триггеры очень широко применяются в вычислительной технике. На их основе изготовляются всевозможные регистры для хранения и некоторых видовобработки (например, сдвига) двоичной информации, счетчики импульсов идаже интегральные микросхемы статического ОЗУ, не требующие для сохранения информации специальных процессов регенерации.

Множество триггероввходят в состав любого микропроцессора.Поскольку один триггер может запомнить только один разряд двоичногокода, то для запоминания одного байта нужно 8 триггеров, для запоминания килобайта, соответственно, 8 х 210 = 8192 триггеров. Современные микросхемы памяти содержат миллионы триггеров.282.2.5.2. СумматорВ качестве второго примера применения логических элементов в вычислительной технике рассмотрим устройство, называемое сумматором. Его назначение состоит в нахождении суммы двух двоичных чисел. Этот узел интересен длянас тем, что он лежит в основе арифметического устройства ЭВМ и иллюстрирует некоторые принципы выполнения вычислительных операций в компьютере.Для простоты начнем с изучения логической структуры простейшего возможного устройства, являющегося звеном сумматора.

Это устройство – полусумматор – реализует сложение двух одноразрядных двоичных, чисел, которыеобозначим А и В. В результате получается, вообще говоря, двухразрядное двоичное число. Его младшую цифру обозначим S, а старшую, которая при сложении многоразрядных чисел будет перенесена в старший разряд, через Со (от английских слов «Carry out» – «выходной перенос»).

Для лучшего понимания происходящего вспомните правило типа «ноль пишем, один в уме».Обе цифры можно получить по следующим логическим формулам:S  ( A  B)  ( A  B ); C0  A  B(черта над символом обозначает операцию NOT, знак  – конъюнкцию, знак  –дизъюнкцию). Это легко проверить перебором всех четырех возможных случаевсочетания значений А и В, пользуясь таблицами истинности основных логических операций и табл. 2.2.Таблица 2.2. Таблица истинности для полусумматораА0011В0101S0110Со0001Мысленно объединим в табл. 2.2 столбцы А, В и Со. Полученная таблицанапоминает базовый логический элемент И.

Аналогично, сравнив первые тристолбца А, В и S с имеющимися в предыдущем разделе таблицами истинностидля распространенных логических элементов, обнаружим подходящий для29наших целей элемент «исключающее ИЛИ». Таким образом, для реализации полусумматора достаточно соединить параллельно входы двух логических элементов (Рис. 2.10).Ниже приведены два варианта логической схемы полусумматора: с использованием лишь базовых логических элементов и с использованием логическогоэлемента «исключающее ИЛИ».

Видно, что вторая схема существенно проще.Рис. 2.10. Логическая схема полусумматора (два варианта)Полный одноразрядный сумматор «умеет» при сложении двух цифр учитывать возможное наличие единицы, переносимой из старшего разряда (той, которая при обычном сложении столбиком остается «в уме»). Обозначим этот «битпереноса» через Ci (от английского «Carry in» – «входной перенос»).Таблица 2.3. Таблица истинности для полусумматораА00001111ВходыВ00110011Ci01010101ВыходыSСо001010011001011130Комментарий0 + 0 + 0 = 0020 + 0 + 1 = 0120 + 1 + 0 = 0120 + 1 + 1 = 1021 + 0 + 0 = 0121 + 0 + 1 = 1021 + 1 + 0 = 1021 + 1 + 1 = 112При построении схемы сумматор удобно представить в виде двух полусумматоров, из которых первый суммирует разряды А и В, а второй к полученномурезультату прибавляет бит переноса Ci.Заметим, что для суммирования младших разрядов чисел полусумматорауже достаточно, так как в этом случае отсутствует сигнал входного переноса.Соединив два полусумматора как показано на Рис.

2.11, получим полныйсумматор, способный осуществить сложение двух двоичных разрядов с учетомвозможности переноса.Рис. 2.11. Сумматор, составленный из двух полусумматоровПерейти к многоразрядным числам можно путем последовательного соединения соответствующего количества сумматоров. На Рис. 2.12 представленасхема суммирования двух трехразрядных двоичных чисел А + В = S; в поразрядной записи эта операция имеет следующие обозначения:(a3a2a1) + (b3b2b1) = (S4S3S2S1)Рис. 2.12. Логическая схема суммирования двух трехразрядных двоичных чиселПоследовательность логических схем на Рис. 2.10 – Рис.

2.12 отражает важнейшую в современной цифровой электронике и вычислительной технике идеюпоследовательной интеграции. Такая интеграция позволяет реализовать все более функционально сложные узлы современного компьютера.31ЛИТЕРАТУРА1. Симонович С.В. – Информатика. Базовый курс. Учебник для ВУЗов.Стандарт третьего поколения / 3-е изд. СПб.

: Питер, 2014, 640 с. (Гриф МО РФ).2. Информатика : учебник для бакалавров / под ред. В. В. Трофимова. —2-е изд., испр. и доп. — М. : Издательство Юрайт, 2015. — 917 с. (Гриф МО РФ).3. Новожилов О. П., Информатика : учебник для прикладного бакалавриата/— 3-е изд., перераб. и доп. — М.: Издательство Юрайт, 2015. — 619 с.

(ГрифМО РФ).4. Макарова Н.В., Волков В.Б. Информатика: Учебник для вузов / СПб. : Питер, 2011. 576 с. (Гриф МО РФ).5. Соболь, Б. В. и др. Информатика: учеб. для студентов вузов / 5-е изд, стер.М. : Феникс, 2010. 448 с. (Гриф МО РФ).32.