А.Н. Томилин - Вычислительные системы (2006), страница 6

На самомделе это буфер команд. В каждом слове было 2 команды, итого, здесь было 8 команд. Т.е.если есть какая-то задержка, то буфер заполняется. Если совсем полностью заполнится, тосовсем приостановится выдача новых адресов и считывание новых команд. Всё это, конечно,синхронизовано. Так или иначе, в БРС всё задержится, а когда УУ освободится, команды будут готовы. Этот буфер естественен, как буфер, который позволяет в случае задержкипрохождения данных через УУ, которые возникают по многим причинам, по завершениисразу иметь команду для дальнейшего выполнения.Прежде, чем этот буфер до конца (его функцию) рассмотреть, давайте посмотрим, чтоже за команды были в машине БЭСМ-6.Команды были такие:14-4--8-- 12 -ИРКОПАКОП — код операции (какую выбрать операцию), А — адрес и ИР — индексный регистр.

Индексный регистр (ИР) нужен для того, чтобы избавиться от переменных команд.Как ситуация выглядела раньше? Пусть некоторая команда работает с массивом данных.Чтобы работать со следующим элементом массива нужно прибавить «1» к адресу, т.е. бралась сама команда из памяти, к ней прибавлялась «1» и записывалась на тоже место. Еслицикл, то надо изменять все команды в цикле. Таким образом, цикл увеличивался в 2 раза.Это и по времени, ведь надо считать, записать и т.д.

Нужно было сделать так, чтобы эти команды не менялись. А как брать следующие данные из массива данных? Очень просто: ИРзаполнять информацией, и тогда истинный исполнительный адрес будет вычисляться следующим образом:AИСП = ИР + АзнакзнакТаким образом, в конце цикла достаточно изменить ИР, иногда даже совмещается скомандой перехода на продолжение цикла. В частности, в БЭСМ-6 такая команда и была.Она называлась КЦ (конец цикла).

Эта команда проверяла значение ИР, и если он был ненуль, то она изменяла его значение (от положительной величины отнимала единичку, котрицательной — прибавляла) и уходила на новый виток цикла.Итак, в УУ были 15 ИР по 15 разрядов. Хватает? 15 вложенных циклов — вполне хватает, тем более в 60-е годы оборудование приходилось экономить. Поэтому 4 разряда вполнехватает, чтобы их (от 1 до 15) адресовать (0 — без индексации).Хорошо. Сколько нужно под код операции (КОП)? 8 разрядов.

Что такое 8 разрядов —это 256 кодов операций. Конечно же, столько не набиралось, но 7 разрядов не хватало.В 60-е годы блоки памяти работали с циклом 2 мкс, среднее время выполнения операции в АЛУ — 1 мкс. Дальше совершенствовалась и ускорялась работа памяти и АЛУ, но память отставала от скорости выполнения операции. И вот такая приемлемая по скорости работы память была в промышленности доступна в несколько тысяч ячеек всего.

И вот на машине БЭСМ-6 слово было 48 разрядов, чтобы в него можно было поместить число с плавающей запятой, где под порядок отводится какая-то величина и под мантиссу тоже:-6- 40 pпорядокMмантиссагде мантисса (0 ≤ M < 1) — 40 разрядов, под порядок (р) — 6 разрядов. Итого:6 + 40 + 2 = 48 разрядов в слове позволяли получить достаточную точность (2−40). А какойпорядок? 6 разрядов, поэтому 2±64. Поэтому диапазон достаточно большой, точность достаточно хорошая. В других машинах какие-то другие колебания, но в принципе вот это вот положение, где-то было 7 разрядов порядок, 8, 10 (это 2±1024).

Разрядность где-то увеличивалась, но бывало, и уменьшалась. Если взять машину 32-х разрядную (это была целая эпоха32-х разрядных машин), то там точность немножечко поменьше. Для каких-то вычисленийэтого было достаточно, для каких-то — нет. И тогда в некоторых машинах были задействованы операции с удвоенной точностью. Т.е. у вас операция делалась не с 24-х разрядными, ас 48-разрядными.

Помещалось 2 слова, ну и т.д. (первую половину в несколько байт, и вторую — байтная адресация). В некоторых случаях операции с удвоенной точностью не делали, а делали программно (в частности программы для любой машины сделаны с любой точностью).Раз уж мы так говорим, давайте напишем общую формулу:X = ±2 ± p ⋅ M15где p — целое, 0 ≤ M < 1.

Иногда бывает нормализованная мантисса, это когда для1положительной мантиссы «1» в старшем разряде. Тогда ≤ M < 1 .2Повторяю, само количество данных в памяти было не велико — 4 килослова (в переводе на байты: 6 × 8 = 48 — в слове 6 байт). Где-то впереди — память 32 килослова. Скольконужно разрядов при адресации словной, чтобы адресовать 32 килослова. Нужно 15 разрядов.Таким образом 8 + 4 = 12 да 15, получается 27 — ни два, ни полтора.

Поэтому поместить одну команду в слове — это преступление. И решили, пусть здесь адрес будет 12 разрядов, аиндексный регистр пусть будет 15-ти разрядный. Таким образом, вы складываете содержимое некоего указанного индексного регистра (он, естественно, 15-ти разрядный), и к немуприбавляется некая величина 12-ти разрядная, итоговый адрес получается 15-ти разрядный.Таким образом, появилась первая структура команд, которая даёт в сумме 24 разряда, и таким образом, в каждом слове появляется по 2 команды:-8- 12 -4ИРАКОППонадобилось всё-таки иметь для некоторых команд полный адрес.

И появилась втораяархитектура команд, которая выглядела следующим образом:-5-4- 15 -ИРКОПАИндексный регистр (ИР) — 4-х разрядный, код операции (КОП) уменьшился до 5 разрядов, адресная часть — 15 разрядов. Ясно, что одну структуру от другой отличают значениястаршего разряда КОП.Таким образом, в УУ (см. Рис. 1) поступала команда на, так называемый, регистр команд (РК), где ИР, КОП и адрес (А). В УУ существовал сумматор адреса (СмА), где выполнялось вычисление исполнительного адреса.

Сюда поступал адрес, по номеру ИР выбиралось содержимое ИР, и передавалось на СмА. Здесь происходило сложение, и на регистррезультата (РР) поступал КОП и адрес исполнительный (АИСП). Вот такая работа УУ.Как вы сами понимаете, некоторые операции при такой структуре здесь могли выполняться целиком до конца, не требуя задействования АЛУ. Например, операция передачи содержимого адресной части (А) в индексный регистр (ИР), операция сложения индексных регистров.

Итак, выход здесь — адрес исполнительный (АИСП). Что АИСП нам даёт? Если этоадрес операнда, то его можно подать в ОП, и (не сразу, т.к. блок ОП может быть занят) хотябы через микросекунду данные должны пойти в сторону АЛУ. Но блок может быть занят.Может возникнуть такая ситуация, когда мы и это делаем, и записываем что-то, и работаем свнешними устройствами (ВУ), тогда придётся подождать, и это будет уже дольше.Для того чтобы операция в АЛУ встретила готовый результат, был поставлен некийбуфер из 4-х ячеек, причём тогда не было интегральных схем, а были навесные элементы.Этот буфер назывался буферный регистр чисел (БРЧ). Когда запускался блок памяти (и еслион запускался), этот регистр всегда должен быть свободен для приёма числа. На это требуется время, и мы договорились, что время может быть и заметным.

Стало быть, готовую операцию, если АЛУ готово, подавать нельзя. Это бессмысленно: оно будет ждать, а мы хотим,чтобы не ждало, чтобы АЛУ работало непрерывно. Что нужно сделать? Ставился ещё одинбуфер, и вот эта операция попадала в этот буфер, одновременно с подачей адреса в память.Он назывался буфер арифметических команд (БАК). И вот этот буфер был на четыре команды вот таких вот: КОП и номер БРЧ. Таким образом, сюда приходили КОП и номер БРЧ, который зарезервирован для приёма операнда из памяти по адресу АИСП. Всё, эта команда попала в БАК. Впереди неё находятся ещё 3. Т.е. пока данные перейдут из памяти, эта командапостепенно подойдёт к АЛУ (на самом деле, никакого движения не было, просто переназначались регистры). И когда уже все эти операции выполнятся, и наша подойдёт к АЛУ, данные по адресу АИСП будут считаны из памяти практически всегда, т.е.

они будут готовы к16использованию. Можно сказать, что данные из памяти считались раньше, ну значит, этиданные будут ждать своей команды. АЛУ простаивать будет очень редко. Коэффициент полезного действия арифметико-логического устройства (АЛУ) БЭСМ-6 был порядка 80%. Не100, но достаточно хороший коэффициент загрузки арифметико-логического устройства, оноработало 80% времени. Были какие-то моменты простоя.Итак, за счёт БАК и БРЧ мы обеспечили параллельную работу оперативной памяти иарифметико-логического устройства.

Если команда является не командой, подлежащей выполнению в АЛУ, а команда передачи управления, т.е. перехода на новую последовательность выполнения команд, то тогда этот адрес должен передаваться на счётчик адреса(СчАдр), и начнётся новая выборка. Всё, что набрали в БАК и БРЧ будет не нужно, и естественно будет задержка.Раз так, то возникла идея: а что если (и это была одна из первых реализацией cache)сделать так, что если этот адрес того командного слова в памяти, которое, может быть, ужеесть в БРС, т.е. если у вас есть короткий цикл, укладывающийся в 8 команд, а циклы задачлинейной алгебры все такие, то можно сделать так: поставить 4 маленьких регистра (15 разрядов) и назвать их буферные регистры адресов слов (БАС), которые находятся в БРС (когдавы из памяти берёте слово в БРС, то в БАС помещаете его адрес, по которому взяли из памяти).