Автореферат (Специализированные микропроцессоры со встроенными устройствами аппаратной реализации интеллектуального управления на основе сетей элементарных нечетких вычислителей), страница 5
Описание файла
Файл "Автореферат" внутри архива находится в папке "Специализированные микропроцессоры со встроенными устройствами аппаратной реализации интеллектуального управления на основе сетей элементарных нечетких вычислителей". PDF-файл из архива "Специализированные микропроцессоры со встроенными устройствами аппаратной реализации интеллектуального управления на основе сетей элементарных нечетких вычислителей", который расположен в категории "". Всё это находится в предмете "технические науки" из Аспирантура и докторантура, которые можно найти в файловом архиве СПбПУ Петра Великого. Не смотря на прямую связь этого архива с СПбПУ Петра Великого, его также можно найти и в других разделах. , а ещё этот архив представляет собой докторскую диссертацию, поэтому ещё представлен в разделе всех диссертаций на соискание учёной степени доктора технических наук.
Просмотр PDF-файла онлайн
Текст 5 страницы из PDF
12. Память вычислительной системы доступна для обращения и со стороныпроцессорного ядра, и со стороны блока нечетких вычислений. К преимуществамданной структуры относится отсутствие потребности использования АЛУпроцессорного ядра блоком НВ, что обеспечивает независимость протекания процессанечеткой обработки данных от процесса алгоритмических вычислений и допускает иходновременность, что в свою очередь повышает вычислительную производительностьмикропроцессорной системы в целом в сравнении с референтными моделямимикроконтроллеров со встроенными аппаратными узлами нечетких вычислений,рассмотренными в главе 1.К преимуществам блока нечетких вычислений относится возможность работы сописаниями термов произвольного вида, задаваемых и обрабатываемых посредствомпредложенных в главе 2 методов и средств, что расширяет многообразие нечеткихсистем, реализуемых на основе данного подхода, в сравнении с референтными НВ.Рис.
13. Структура микроконтроллера с аппаратным нечетким вычислителем.К дополнительным преимуществам данной структуры относится потенциальноедостижение высокого темпа обмена данными между основным ядром и НВ, а такжеснижение трудоемкости формирования термов произвольного вида. Кроме того,подобный способ доступа к памяти обеспечивает простоту и высокую достижимуюскорость смены баз нечетких знаний, расположенных в общем адресном пространствепамяти микропроцессора.24Наконец, предлагаемые архитектурные решения обеспечивают минимизациюмассогабаритных параметров микропроцессорных систем управления и обеспечиваютэкономное использование линий ввода-вывода основного микропроцессора.Функциональная организация микроконтроллера с блоком сопроцессора сетейэлементарных нечетких вычислителей показана на рис.
14 и включает следующие узлы: процессорное ядро; система управления сопроцессором СЭНВ и его сопряжения с внутренней шиной; модуль указателя базы нечетких знаний элементарного нечеткого вычислителя; модуль указателя базы сети элементарных нечетких вычислителей; модуль элементарного нечеткого вычислителя; модуль хранения выходных результатов узлов сети элементарных нечеткихвычислителей.Рис. 14. Взаимодействие процессорного ядра МП с сопроцессором СЭНВ.Система управления и сопряжения процессорного ядра со встроеннымсопроцессором сети ЭНВ обеспечивает возможность занесения из ядра МП настроек иисходных данных для работы сопроцессора, прием из ядра МП входных значений,активизацию нечетких вычислений и управление процессом выполнения их стадий,передачу на процессорное ядро выходных значений.
Обмен информацией между ядромМП и СЭНВ выполняется традиционным образом – путем обращения к SFR.25Регистры FuzX1..FuzXn содержат значения входных величин блока СЭНВ, аFuzY1..FuzYk – значения его выходных величин. Регистр FuzCon содержит разрядыфлага активации нечетких вычислений, флага занятости, флага разрешения генерациисопроцессором СЭНВ по окончании вычислений запроса прерывания и обслуживанияэтого прерывания. Регистр KDB_PTR является указателем на начало области памятиМП, содержащей базу нечетких знаний элементарного нечеткого вычислителя.Память МП является двухпортовой, при этом через основной порт (портпроцессорного ядра) память доступна для чтения и записи, а через дополнительныйпорт (порт сопроцессора СЭНВ) память доступна только для чтения.
Этимгарантируется бесконфликтность и независимость частично или полностьюсовпадающих во времени процессов доступа к памяти со стороны ядра МП и сторонысопроцессора СЭНВ.Таким образом, подготовив БНЗ ЭНВ, процессорное ядро устанавливаетKDB_PTR на ее начало, обеспечивая сопроцессору СЭНВ возможность вычислений позаданной БНЗ. Подготовив в памяти несколько БНЗ, процессорное ядро имеетвозможность оперативной (за время выполнения одной пересылки нового значения вKDB_PTR) смены базиса ЭНВ.Аналогичным образом с помощью регистра NEFS_PTR осуществляется задание исмена описания графа сети ЭНВ (рис.
15).Рис. 15. Организация базы описания сети ЭНВ (а), хранение промежуточных результатов (б).Система управления сопроцессором СЭНВ, обратившись посредством NEFS_PTRк памяти описания графа СЭНВ, загружает в ЭНВ описание входов и параметровочередного j-го узла нечеткой сети, принимая их значение либо из FuzX1.. FuzXn (еслиNнк=0), либо из внутренней памяти значений выходов узлов СЭНВ Y1..Yk НК ссоответствующим номером. Вычисленные значения Y1..Yk ЭНВ заносятся впредназначенные для хранения ячейки НКj.
По окончании движения по графу СЭНВвыходные значения из памяти промежуточных значений заносятся в регистры FuzY1..FuzYk. Такой подход к реализации связей в сети ЭНВ (в отличие от схемотехническихсвязей) обеспечивает гибкость, масштабируемость и высокий темп обработкиинформации.26Рассмотренные структуры блоков нечетких вычислений были реализованы наязыке описания аппаратуры VHDL с применением системы Quartus, интегрированы вбиблиотекиразработаннойинструментальнойсредыFOC-Builderкакновоепериферийное устройство и добавлены к процессорному ядру семейства x51.
Вариантраспределения адресного пространства ЭНВ показан на рис. 16, примеры физическойреализации микропроцессорных устройств – на рис. 17, а структура внешнихаппаратных средств – на рис. 18.В главе описано также соответствующее системное программное обеспечениевсех разработанных вариантов нечетких вычислителей.FuzAddr_H/FuzAddr_LПамятьвходных термов.Строб записи: wrTermFuzAddr_H/FuzAddr_LПамятьмаксимумов.Строб записи:wr(Tiyj)max00/00…00/FF01/00…01/FFРазвертка терма 1для Х100/00(Т1y1)max…………09/00…09/FF0A/00…0A/FF0B/00…0B/FFРазвертка терма 10для Х1Развертка терма 2для Х100/09(Т10y1)max00/0A…00/0F–00/10h(Т1y2)maxFuzAddr_H/FuzAddr_LПамятьправил.Строб записи: wrRule00/00…00/FF01/00…01/FFНомера термовдля столбца Х1матрицы правилНомера термовдля столбца Х2матрицы правил……04/00…04/FF05/00…05/FF06/00…06/FFНомера термовдля столбца Х5матрицы правилНомера термовдля столбца Y1матрицы правилНомера термовдля столбца Y2матрицы правил……00/19h00/1A…00/1F(Т10y2)max–Развертка терма 2для Х200/20h(Т1y3)max………………31h/00…31h/FFРазвертка терма 10для Х5(Т10y5)max09/00…09/FFНомера термовдля столбца Y5матрицы правилПримечание:нумерация с нуля.в позиции термов,не используемых вправиле, занести 0FhFuzAddr_H/FuzAddr_L:00/00Развертка терма 1для Х200/49hРегистр количества правил.Строб записи: wrRuleCntколичествоиспользуемых правилРис.
16. Пример организации адресного пространства ЭНВ.Ведущий МКНечеткий сопроцессорУправляющий модуль на основеМК со встроенным НВРис. 17. Варианты натурной реализации микропроцессорных нечетких вычислителей.27Рис. 18. Схемотехническое окружение управляющего модуля на основе НВ.В четвертой главе «Автоматизация задач анализа и синтеза микропроцессорныхсистем управления на основе аппарата сетей элементарных нечетких вычислителей»рассматриваютсяинструментальныесредстваподдержкиразработкимикропроцессорных нечетких вычислителей, а также примеры использования аппаратасетей ЭНВ в задачах анализа и синтеза микропроцессорных систем управления.С точки зрения методологии системного проектирования, актуальным подходом,позволяющим существенно снизить степень влияния указанных выше негативныхфакторов, ограничивающих эффективность использования существующих аппаратныхнечетких вычислителей, и расширить их функциональные возможности, являетсяподход, основанный на сочетании применения функционально-ориентированныхконтроллеров (ФОК) в качестве аппаратной основы НВ, и специализированногопрограммного инструментария разработки и конфигурирования ФОК в целяхформирования необходимой для реализации программной составляющей архитектурыпроцессорного элемента и необходимого для реализации системы управлениямножества периферийных модулей; этим разрешается противоречие между парадигмой28неизменности архитектуры микроконтроллера (микропроцессора), и необходимостьюее изменения для оптимального решения конкретной задачи.Структура инструментальных средств показана на рис.
19.Рис. 19. Основные элементы инструментального комплекса Fuzzy FO-x51Рассмотрим возможности применения аппарата сетевой организацииэлементарных нечетких вычислителей для анализа сложности нечетких системуправления. В качестве примера рассмотрим актуальную прикладную область –системы управления движением автономных необитаемых мобильных транспортныхсредств.Положим, что входными переменными микропроцессорного НВ, управляющегодвижением, являются: текущий угол наведения на цель и расстояние до нее, уголнаведения на центр ближайшего препятствия. Выходными переменнымиразрабатываемого микропроцессорного НВ выступают: направление движения искорость движения.
Робот должен достичь цели, уклоняясь от столкновения спрепятствиями (рис. 20).29Проанализируем с помощью аппарата сетей ЭНВ сложность трех независимыхразработок – эвристически спроектированных нечетких контроллеров, успешнорешающих указанную задачу.x1 – угол на цельx2 – расстояниедо целиx3 – угол центрапрепятствияНечеткийконтроллерy 1 – уголповоротаy 2 – скоростьдвижения?Рис. 20. Нечеткий контроллер для управления движением мобильного робота.Для каждого из контроллеров регистрируется таблица принятия решений (базаданных “вход–выход”); на ее основе описанными в главах 1 – 3 методами и средствамистроится эквивалентная этому нечеткому контроллеру сеть нечетких вычислителей(базис ЭНВ для всех трех сетей одинаков). Результирующие графовые структурыподлежат анализу (рис.
21).Трассировкатраектории,число правилХарактерные фрагментысемейства характеристик«вход-выход»Структура сети элементарных нечеткихвычислителей, функционально эквивалентнойисходному нечеткому контроллеру91116Рис. 21. Результаты анализа НК с применением сетей ЭНВ.30Представление нечетких систем принятия решений в виде эквивалентных сетейэлементарных нечетких вычислителей открывает широкие перспективы для развитияметодов и средств анализа и оптимизации их структуры и баз нечетких знаний.Для снижения трудоемкости разработки сетей элементарных нечеткихвычислителей для микропроцессорных систем создана совокупность инструментальныхсредств, обеспечивающих генерацию структуры сети ЭНВ и их параметров.Реализована процедура автоматизированной генерации сети ЭНВ на заданном базисеэлементарных нечетких вычислителей.Пример функции двух переменных показан на рис.