Лекции Глотова А.Н., страница 6

На рисунке - схемаалгоритма в микрокомандах.Управляющее устройство - это логическое устройствопоследовательностного типа. Микрокоманда, выдаваемая в следующемтактовом периоде, зависит от того, какая микрокоманда выдается втекущем тактовом периоде, или, иначе, от состояния в которомнаходится устройство.Можно построить структурную схемууправляющего устройства.

Онасостоит из комбинационного узла и регистра состояния.┌──────────────────────────────────────────┐│ ┌──────────────────────────────────────┐ ││ │ ┌──────────────┐┌───────┐ │ ││ └>┤├──────────>┤регистр│ │ │└──>┤Комбинационный│.│├─┘ │││.│состоя-││x1───>┤узел├──────────>┤├───┘x2───>┤│┌────>┤ ния│└─┬─┬────────┬─┘│└───────┘│ │ . . . ││V VV│y1 y2y7│c ─────────────────────────┘Рис.8.3.7.4.

ВЫПОЛНЕНИЕ ПРОГРАММЫ.Мы рассмотрели реализацию управляющего устройства для выполненияоперации умножения. Очевидно, могут быть построены подобныеустройства для выполнения других операций. И если в управляющемустройстве процессора предусмотреть такие устройства, то, включая тоили иное устройство, можно обеспечить выполнение различных операцийна одном и том же оборудовании операционного устройства.43┌──────────────────────────────────────────────┐│ ┌──────────────────────────────────────────┐ │┌────────┐│ │ ┌──────────────────────┐┌────────┐│ ││││ │ │Управляющее устройство│ y1 ││x1 │ ││││ └>┤┌──────┐┌───────┐├───>┤├───┘ ││││ : ││├────>┤УУ оп.1││ y2 │ Опера- │ :││ Опера- │└──>┤│дешиф-│└───────┘├───>┤├─────┘││команда │││┌───────┐│ .

│ ционное│xs│ тивная ├────────\│ратор ├────>┤УУ оп.2││ . │││├────────/││ . └───────┘│ . │├───>z1│││││ .:│ . │ устрой-│ .│ память │││команд│ . ┌───────┐│ yn ││ .││││├────>┤УУ оп.k│├───>┤ ство │ .│││└──────┘└───────┘││├───>zm└────────┘└──────────────────────┘└─A────A─┘│....│Рис.8.4.u1ulОперацию, подлежащую исполнению в процессоре, называют командой.С помощью дешифратора код командыпроизводящиевключенияможноустройств,преобразовать в сигналы,которыеуправляютвыполнениемсоответствующих операций.Призадачиэтомввозникаетвидесоответствоватьопераций,командкаквозможностьпоследовательностипоследовательностиумножение,образуетзаписыватьделениеПРОГРАММУ,команд,такихиалгоритмдр.хранимуюкотораявыполняемыхТакаявсложнойбудетпростыхпоследовательностьпамяти.Считываяпоследовательно из памяти команды и исполняя их в процессоре можнорешить сложную задачу.7.5. СИНТЕЗ УПРАВЛЯЮЩЕГО УСТРОЙСТВА НА ОСНОВЕ ПРОГРАММИРУЕМОЙ ЛОГИКИ.Выше показано, что выполнение операций в МП осуществляется ввиде последовательности выполняемых микрокоманд.

Можно предусмотреть,отличающийсяотпринципасхемнойлогики,способформированиявуправляющем устройстве управляющих сигналов, под действием которых воперационном устройстве выполняются микрокоманды.44Управляющие сигналы y1...yn на выходе управляющего устройства вкаждомтактовомобразом,периодекаждойимеютмикрокомандеуровниналогическихвыходе0и1.управляющегоТакимустройствасоответствует некоторая кодовая комбинация. Такие кодовые комбинации,называемыемикрокомандами,Последовательностьнекоторойоперацииможномикрокоманд,операции,называютсводитсякхранитьвуправляющейпредназначеннуюмикропрограммой.выборкеиздлявыполненияэтомвыполнениеПриуправляющейпамяти.памятимикрокомандмикропрограммы и выдаче с их помощью управляющих сигналов y1...yn воперационное устройство.Вуправляющейпамятиможнохранитьмногомикропрограмм,предназначенных для выполнения различных операций.

По выбранной изоперативнойпамятикомандевуправляющейпамятинаходитсясоответствующая команде микропрограмма. Далее путем последовательногосчитывания микрокоманд найденной микропрограммы и их выполнения воперационномустройствереализуетсяпредусматриваемаякомандойоперация.Такой способ реализации операций называется МИКРОПРОГРАММНЫМспособом, а построенное на этом принципе устройство - управляющимустройством с ПРОГРАММИРУЕМОЙ ЛОГИКОЙ.Нарисунке8изображенаструктурнаясхемаМПсуправляющимустройством, построенным на принципе программируемой логики.

Функцииблокаадресамикропрограммногоочереднойуправлениямикрокоманды(МК)(БМУ)всводятсяуправляющейкопределениюпамяти(УП).Поступающая из оперативной памяти (ОП) команда содержит адрес первой45микрокоманды той микропрограммы, которая реализует предусматриваемуюкомандойоперацию.микропрограммы,Такимобразомсоответствующейрешаетсяданнойпроблемакоманде.поискавАдресаУПвсехпоследующих микрокоманд определяются в БМУ следующим образом.........................:Управляющее устройство::┌─────────────┐: поле УП┌─────────────┐:│ Управляющая ├───────:──────────\│ Операционное│:│память├───────:─┐ ┌──────/│ устройство │:└─────────────┘: │ │└─────┬─┬─────┘:/\: │ ││ │:││: │ ││ │признаки,:││: │ ││ │условия:┌─────┴┴──────┐/──────:─┘ │поле адреса │ │:│Блок│\──────:─┐ ││ │:│микро│/──────:─┘ │поле УСП│ │:│программного │\──────:───┘│ │:│ управления │/──────:─────────────────┘ │:└─────────────┘\──────:───────────────────┘:/\::││:........................││ команда из ОПРис.8.5.Рассмотрим формат микрокоманды.┌──────┬─────────────┬─────────────┐│поле │поле условных│поле управля-││адреса│ переходов │ющих сигналов│└──┬─┬─┴────┬─┬──────┴─────┬┬──────┘/──┘ ││ │││\────┘│ │││к БМУ│ │\//───────────┘ │к ОУ\─────────────┘Рис.8.6.В формате микрокоманды предусматривается поле адреса, котороесодержитадресуправляющейузнаемадресочереднойпамятимикрокоманды.микрокоманду,следующейМК,нопотакТакимобразом,содержимомуможноееполучитьсчитавполяадресизадресаМКприотсутствии в алгоритме разветвлений, т.е.

условных переходов (УсП).Для реализации условных переходов в микрокоманде можно предусмотреть46полеусловныхпереходов,вкоторомуказываетсяимеетлиместоусловный или безусловный переход, и в случае условного перехода - назначение каких условий следует ориентироваться при определении адресаочередной МК.Пусть поле условных переходов построено следующим образом: Одиниз разрядов поля указывает вид перехода (например: 0 - безусловныйпереход; 1 - условный переход).Для каждого условия в поле условного перехода имеется разряд,указывающийусловныйучастиепереходформированиемладшегосоответствующегоусловияосуществляетсяадресаразрядаданногоочереднойсодержимогоусловия.поМКопределенииадреса.некоторомуусловию,будемполяТакуювадресаоперациюосуществлятьтекущейназываютЕслитозамещениемМКзначениемМОДИФИКАЦИЕЙАДРЕСА.Поле управляющих сигналов используется для подачи управляющихкодов в операционное устройство.7.6.

ПРИМЕР ПОСТРОЕНИЯ МИКРОПРОГРАММЫ.Построим микропрограмму для выполнения рассмотренной вышеоперации умножения. Выберем формат микрокоманды:│ Поле адреса│поле услов-│Поле управляющих сигналов ││4 разряда │ных перех. │7 разрядов│┌───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┐│││││ П │ x1│ x2││││││││└───┴───┴───┴───┴───┴───┴───┴───┴───┴───┴───┴───┴───┴───┘4-х разрядное поле адреса позволяетобращатьсявлюбую ячейкууправляющей памяти с 16 ячейками.Поле условных переходов содержит 3 разряда: разряд П, наличие 1в котором указывает на то, что имеет место условный переход; разряды47x1 и x2, наличие 1 в которых определяет условие, по которомупроисходит условный переход.Поле управляющих сигналов содержит 7 разрядов и обеспечиваетвыдачу 7 различных микроопераций.───────────( S T A R T )─────┬─────┌1───────┴────────┐│ОУ: Y1│└─────────┬───────┘┌───────────>┤│/ \│2─────────── 1│< БМУ:УсП по x2 >──┐│────────────││\ /────┴────│0 │( S T O P )│/ \─────────│3───────────│ ┌──< БМУ:УсП по x1 >│ │ 0 ────────────│ │\ /│ │1 ││ │ ┌4───────┴────────┐│ │ │ОУ: Y2││ │ └────────┬────────┘│ └─────────>┤│┌5───────┴────────┐││ОУ: Y3││└────────┬────────┘└────────────┘Рис.8.7..Для хранения составляемой микропрограммы используем ячейки управляющей памятиснарастающимиадресами0000; 0001; 0010; ...

Ориентируясьнасхему алгоритма(в командах) построимсхемуалгоритма в микрокомандах.48Адрес упр.пам.┌── 0│└─> 0┌────────────┘├─>x2=0────> 0│┌───┘└─>x2=1──┼─> 0┌────────┘├─>x1=0────> 0│└─>x1=1────> 0Содержимое ячейки (микрокоманда)0 0 0МК1 (МК ОУ:Y1; МК БМУ:БП)0 0 1 <─┐│0 1 0││0 1 1│┌───┘1 0 0 <─┐│1 0 1 ──┘МК2 (МК ОУ: -; МК БМУ:УсП по x2)МК3 (МК ОУ: -; МК БМУ:УсП по x1)МК6 ( продолжение )МК5 (МК ОУ:Y3; МК БМУ:БП)МК4 (МК ОУ:Y2; МК БМК:БП)Микропрограмма приведена в таблице 1.┌──────┬──────────────────────────────────────────────┬─────┐││М и к р о к о м а н д а│││адрес ├──────────────────┬───────────────────────────┤│││МК БМУ│МК ОУ│││ячейки├──────┬───────────┼───┬───┬───┬───┬───┬───┬───┤│││ поле │поле услов.│││││││││││адреса│перехода│ y1│ y2│ y3│ y4│ y5│ y6│ y7││││├───┬───┬───┤│││││││││││ П │ x1│ x2│││││││││├──────┼──────┼───┼───┼───┼───┼───┼───┼───┼───┼───┼───┼─────┤│ 0000 │ 0001 │ 0 │ x │ x │ 0 │ 0 │ 0 │ 1 │ 0 │ 0 │ 0 │ МК1 ││││││││││││││││ 0001 │ 0010 │ 1 │ 0 │ 1 │ 0 │ 0 │ 0 │ 0 │ 0 │ 0 │ 0 │ МК2 ││││││││││││││││ 0010 │ 0100 │ 1 │ 1 │ 0 │ 0 │ 0 │ 0 │ 0 │ 0 │ 0 │ 0 │ МК3 ││││││││││││││││ 0011 │- │ - │ - │ - │ - │ - │ - │ - │ - │ - │ - │ МК6 ││││││││││││││││ 0100 │ 0001 │ 0 │ x │ x │ 1 │ 1 │ 0 │ 0 │ 1 │ 0 │ 1 │ МК5 ││││││││││││││││ 0101 │ 0100 │ 0 │ x │ x │ 0 │ 0 │ 1 │ 0 │ 0 │ 0 │ 0 │ МК4 │└──────┴──────┴───┴───┴───┴───┴───┴───┴───┴───┴───┴───┴─────┘.499.

ОРГАНИЗАЦИЯ ОДНОКРИСТАЛЬНЫХ 8 - РАЗРЯДНЫХ МИКРОПРОЦЕССОРОВ9.1. ОБЩИЕ СВЕДЕНИЯ О МП К580МикросхемаКР580ВМ80Апредставляетсобойфункциональнозаконченный однокристальный параллельный 8 - разрядный микропроцессорархитектуры Фон-Неймана, с управляющим устройством, построенным попринципу схемной логики. Изготовлен по n-МОП технологии, содержитоколо5тыс.транзисторов.БИСмикропроцессорареализовананакремниевом кристалле размером около 30 мм2 , заключенном в корпус с40выводами.частотаДлинаМПдоПрименяетсяв2словаМГц.микропроцессораУровникачественапряженияцентрального-8разрядов.питания+5,процессораТактовая-5,в+12В.устройствахобработки данных и управления.МПК580имеетраздельные16-разрядныйканаладресаи8-разрядный канал данных. Канал адреса обеспечивает прямую адресациювнешней памяти с общей емкостью до 64 Кбайт, 256 устройств ввода и256 устройств вывода.8 -разрядное арифметическо-логическое устройство микропроцессораобеспечиваетвыполнениеарифметическихилогическихоперацийнаддвоичными данными, представленными в прямом, дополнительном и двоично- десятичном кодах.Организация МП К580 отмечена следующими основными особенностями:- трехшинной структурой с шинами данных, адреса и управления;- магистральнымпринципомсвязей,реализованнымввидесвязывающей основные узлы МП двунаправленной шиной данных, имеющейразрядность, равную длине слов, обрабатываемых МП;- наличиемрегистровойпамяти,образованнойпрограммно -50доступнымиобщимииспециализированнымирегистрами,атакжерегистрами временного хранения;- наличием средств организации стековой памяти ;-наличием16-разряднойшиныадреса,обеспечивающейвозможность прямой адресации любого байта в памяти емкостью 64 КБайт;- наличием операций над двухбайтными словами, что обеспечиваетсяспециальными командами, тандемными передачами;- использованием трех форматов команд и разнообразных способовадресации,позволившихприкоротком8–разрядномсловеиметьдостаточно гибкую систему команд;- возможностьюприоритетногореализациипрерыванияпутемвекторногоподключениямногоуровневогокМПспециальнойдополнительной БИС контроллера прерываний;- возможностью реализации в МП режима прямого доступа к памятипутем подключения специальной дополнительной БИС контроллера прямогодоступа;-наличиемэффективныхобработки запросов прерываний..средствработысподпрограммамии519.2.

СТРУКТУРА МП К580./\││ ШД (8)\/┌──────────┐┌─┬──────┐│ Буфер││ ││ СБР│ШД││ │Сброс │<────└──────────┘│ ├──────┤ Ф1/\│ ││<────│││С│Синх- │ Ф2\/│Х│рони- │<────┌──────────────────────────────────────┐│Е│зация │Синхро│Внутренняя шина данных 8││М│├────>└─────────────────────────────────────┐││А├──────┤/\/\/\/\/\│││ ││Готов││ 8 ││ 8 ││ 8 ││ 8││ 8││ 8│У│Готов-│<────\/\/\/││\/\/│П│ность,│ Жду┌───┐┌───┐┌───┐ ││ ┌───────────┐┌────┐│Р│ожида-├─────>│ А ││ Т ││ F │ ││ Мультиплексор│ РК ││А│ние│ (ОЖ)├ ─ ┤└┬─┬┘└┬──┘ ││ ├─────┬─────┼─┐ └─┬┬─┘│В├──────┤│ А'│ │ │ │ A││ │ W │ Z │ ││││Л││ ЗПДП└┬─┬┘ │ │ │ │││ ├─────┼─────┤ ││││Е│Управ-│<─────│ │ │ │ V │││ │ B │ C │ │\/│Н│ление │ РПДП│ │ │ └\┌──┴──┐││ ├─────┼─────┤С│┌───────┐ │И│ ПДП ├─────>│ │ └──/││││ │ D │ E │Е││Первич-├─>│Я├──────┤│ │\ АЛУ ├┘│ ├─────┼─────┤Л││ный уп-│ │ │Управ-│ ЗПР│ │/├─┘ │ H │ L │Е││равляю-│ │М│ление ├─────>│ └─────\││├─────┴─────┤К││щий│<─┤П│преры-│ РПР└───────/└─┬───┘│ УС (SP) │Т││автомат│ │ │ванием│<─────│ A├───────────┤О│└──┬───┬┘ │С│││ ││ СК (PC) │Р││...││И├──────┤V │├───────────┤ ││││С│Управ-│┌──┴┐│ ИНК/ДЕК│ ││││Т│ление ││ ДК│├───────────┼─┘│││Е│шиной:│└───┘│РА││││М││ ЧТ└────┬──┬───┘│││О│Чтение├─────>\ /<────┘││Й││ __┌─────\/────┐ Управля-││ │Запись│ ЗП│Буфер ША │ ющие││ │o─────>└────┬──┬───┘ сигналы ││ ││\ /<────────┘│ ││ША (16) \/└─┴──────┘Рисунок 9.1.