Часть1 (Рябов В.Т. - Комплексная разработка механических, электронных и программных компонентов ТО), страница 20
Описание файла
Файл "Часть1" внутри архива находится в папке "Рябов В.Т. - Комплексная разработка механических, электронных и программных компонентов ТО". PDF-файл из архива "Рябов В.Т. - Комплексная разработка механических, электронных и программных компонентов ТО", который расположен в категории "". Всё это находится в предмете "системы автоматического управления (сау) (мт-11)" из 11 семестр (3 семестр магистратуры), которые можно найти в файловом архиве МГТУ им. Н.Э.Баумана. Не смотря на прямую связь этого архива с МГТУ им. Н.Э.Баумана, его также можно найти и в других разделах. Архив можно найти в разделе "книги и методические указания", в предмете "системы автоматического управления (сау) (мт-11)" в общих файлах.
Просмотр PDF-файла онлайн
Текст 20 страницы из PDF
Для того чтобы считать информацию из памяти,Рис.2.27. Схесначала следует выставить адрес требуемой ячейки. Дешифратор памяти,мотехническоеуправляющей памятью микроконтроллера (вспомните ИД7) активизируетобозначениесоответствующую схему, подав активный низкий уровень на CS . Затемстатическогоследует, удерживая высокий уровень на выводе W / R , подать активныйОЗУ.низкий уровень на разрешение вывода OE . С задержкой в несколько десятков наносекунд от спада этого импульса содержимое адресуемой ячейки появится на выводах схемы D0..D7 и поступит на шину данных микроконтроллера.63Для записи информации сначала ее и адрес ячейки следует выставить на шину данныхи адресов. Дешифратор активизирует схему низким уровнем на CS . Затем, удерживая высокий уровень на OE , следует подать отрицательный импульс на W /R и по его фронту информация будет записана в соответствующую выставленному адресу ячейку памяти.Микропроцессор (микроконтроллер) сам проводит описанные здесь циклы по командам чтения и записи.
Важно, чтобы такт записи-чтения микропроцессора, по временнымпромежуткам соответствовал допустимым временам и задержкам для схемы памяти. В этомследует предварительно убедиться по соответствующей документации.ИС статической памяти, выполненные по k-МОП технологии, способны хранить своесодержимое при снятии основного питания. Такие схемы называют энергонезависимымОЗУ. Для перевода схемы в режим хранения достаточно на выводе /CS поддерживать уровень логической единицы.
Мы уже знаем, что потребление k-МОП схем при отсутствии переключений крайне мало, также ведут себя и схемы статической памяти. Потребление с вывода /CS составляет единицы и даже доли микроампера и литиевой батарейки, подключенной к этому выводу хватает очень на долго. В персональном компьютере статическая ОЗУиспользуется в схеме часов, в ней хранится дата и начальные установки компьютера. Приходилось ли Вам менять батарейку в компьютере?Сегнетоэлектрическое ОЗУ (FRAM) Ядром сегнетоэлектрической оперативной памятиявляются сегнетоэлектрические кристаллы, которые позволяют законченным FRAMизделиям работать подобно ОЗУ, обеспечивая хранение данных без всякого внешнего энергопотребления. Когда электрическое поле прикладывается к сегнетоэлектрическому кристаллу, его центральные атомы смещаются и остаются в этом положении при снятии поля.Свойства конденсатора, роль диэлектрика в котором выполняет сегнетоэлектрическая пленка, меняются и ячейка памяти изменяет свое состояние.Емкость современных интегральных FRAM (например, FM1608, выпускаемых фирмойRamtron) составляет 64 килобайта и более.Программируемые логические интегральные схемы ПЛИС.
Это микросхемы с переменной структурой, содержащие набор ячеек КЛС и последовательностных схем. Притом,комбинация соединения этих ячеек может быть различной и задается пользователем. Такимобразом, конкретная управляющая схема создается внутри этих БИС.Первые ИС этого типа появились в начале 70-х годов. Фирма Texas Instruments выпустила программируемые с помощью маски ИС, в которых связи между различными ячейкамизадавались на последних этапах технологии. На поверхность ЧИПа в вакууме наносиласьсплошная тонкая металлическая пленка, на которой с помощью фоторезистивного слоя формировался рисунок, определяющий требуемое соединение ячеек.
Затем пленка стравливаласьс тех мест, где фоторезистивный слой не быль экспонирован и задублен. Такие ИС выполнялись заказными, их функции устанавливал заказчик, но они не могли быть оперативно изменены в процессе эксплуатации.Последующее совершенствование ПЛИС шло по пути повышения степени интеграции, совершенствования структуры размещения ячеек и создания устройств, которые моглибы оперативно изменять структуру (программироваться) у заказчика. Металлические перемычки были заменены ключами на МОП транзисторах с плавающим затвором (см. рис.
2.25)или на МОП транзисторах, управляемых встроенным или внешним РПЗУ.В настоящее время наибольшее распространение получили ПЛИС, построенные поархитектуре FPGA (Field Programmable Gate Array). Они состоят из логических блоков икоммутирующих путей - программируемых матриц соединений. Логические блоки такихПЛИС включают программируемые мультиплексоры, D-триггеры, а также цепи управленияна КЛС. У современных ПЛИС емкостью до 1 миллиона эквивалентных вентилей, число логических элементов достигает нескольких десятков тысяч.
Настройка логических блоков иих взаимная коммутация осуществляется с помощью коммутирующих путей с ключами наМОП транзисторах. Их затворы управляются встроенным или внешним статическим ОЗУили РПЗУ.64БИС FPGA широко применяются в системах управления для создания устройств связис объектом управления (УСО). Так, каналы дискретного контроля и управления контроллеров и плат УСО фирмы Fastwel выполнены на БИС FPGA.
Каждая БИС может быть перепрограммирована в процессе работы и реализовать, или 24 канала контроля – управления, илиизмерять длительность импульсов по ряду каналов, или широтно-импульсное управление. Впервом случае БИС выполняет функции набора регистров, доступных для записи и чтения ссистемной шины контроллера.
Во втором – функции автономных счетчиков, запускаемыхфронтом импульса и останавливаемых спадом. В третьем случае, наоборот, сами формируютс определенной частотой управляющие импульсы заданной длительности.Контрольные вопросы.1. Асинхронные и синхронные, статические и динамические триггеры. Использование в САУ.2. Регистры: типы, состав, назначение, примеры использования в САУ.3. Схемы памяти. РПЗУ, динамическое и статическое ОЗУ, энергонезависимое ОЗУ.4. ПЛИС: состав и особенности структуры, применение в САУ.2.5. Средства цифроаналоговой обработки информацииЭти схемы используют одновременно информацию в цифровом и аналоговом виде ислужат в САУ для коммутации аналоговых сигналов - коммутаторы, для преобразования информации из цифрового представления в аналоговое – цифро-аналоговые преобразователиЦАП (DAC – Discreet-Analog Converters) и из аналогово-го в цифровое - аналогово-цифровыепреобразователи АЦП (ADC- Analog-Discreet Converters).Цифроаналоговые преобразователи служат для преобразования сигнала, представленного в цифровой форме в аналоговое представление.
Информация о величине в дискретном виде представляет из себя некоторое многоразрядное двоичное число. Например, в десяти разрядном двоичном числе можно задать величину от нуля до 1023 в прямом коде или от 512 до +511 в дополнительном. Прежде всего, следует определиться, какому диапазону аналогового сигнала соответствует диапазон изменения двоичных чисел. Для этого используется опорное напряжение преобразования Uref, величина которого соответствует диапазонуизменения информации в цифровом виде. Цену одной дискреты двоичного разряда (младшего бита) Ud и величину выходного аналогового сигнала Ua можно определить по формулам,зная разрядность представления n и величину сигнала в дискретной форме N:U refUd = n ; Ua = Ud iN2Основой ЦАП является суммирующий усилитель (см. рис.
2.15, г). Если на все входычерез аналоговые ключи подать опорное напряжение, а соотношения входных резисторов Ri срезистором обратной связи Ro взять для первого входа 1/2, для второго 1/4 и так далее, мы иполучим цифро-аналоговый преобразователь. Ключи должны управляться преобразуемымдвоичным числом N.Недостатком такой схемы является очень большой разброс номиналов резисторов, ихнеудобно делать в интегральном исполнении, поэтому входную цепь делают в виде резистивной матрицы, получившей название R-2R.
Она выполняет те же функции, но содержитлишь резисторы, отличающиеся по номиналам вдвое.Очень важным элементом ЦАП является источник опорного напряжения Uref. От еготочности и температурной стабильности непосредственно зависит точность задания выходного сигнала.В настоящее время выпускается множество ИС ЦАП, отличающихся между собой целым рядом параметров. Во-первых – разрядностью преобразования от восьми до двадцатичетырех разрядов.
Во-вторых – способом ввода информации. Преобразуемое число, управляющее ключами ЦАП, хранится обычно в регистре. Это может быть регистр с параллельным вводом информации, подобный изображенному на рис. 2.24. В нем информация в регистр заносится с шины данных за один такт, а может быть регистром с последовательнымвводом, когда информация в ячейки записывается побитно. Это конечно дольше, но не тре-65бует большого числа выводов. Различаются ЦАП и быстродействием, т.е. временем установления выходного сигнала после изменения состояния преобразуемого числа. Оно обычнодостаточно высоко и, чаще всего, не оказывает решающего влияния на выбор.Аналого-цифровые преобразователи АЦП (ADC) служат для преобразования сигнала, представленного в аналоговой форме в цифровое представление, обычно, для последующей обработки его в вычислительном ядре САУ.Прежде всего, характеризуются разрядностью и точностью преобразования.
Точностьобычно соответствует младшему разряду, хотя у многоразрядных АЦП погрешность можетбыть и больше. Так же, как у ЦАП, помимо внутренних характеристик, точность напрямуюопределяется точностью задания опорного напряжения.По времени преобразования АЦП делятся на сверхбыстрые, они обычно реализуют параллельное преобразование и преобразуют за один такт, быстрые – реализуют метод поразрядного взвешивания и преобразуют за число тактов, равное разрядности преобразования и медленные.
В медленных АЦП преобразование выполняется методом двойного интегрирования.АЦП параллельного преобразования состоят из резистивного делителя, задающегоуровни напряжения, соответствующие двоичному n-разрядному числу и набора компараторов,сравнивающих преобразуемую величину Ain с этими уровнями. В простейшем случае, когдапреобразование одноразрядное, достаточно одного уровня и одного компаратора. При восьмиразрядном преобразовании потребуется уже 255 компараторов и задатчик 255 уровней, т.есложность схемы растет быстрее, чем 2n, где «n» - разрядность преобразователя.