Конспект лекций Губарь (Конспект лекций "Начальный курс информатики" А.М.Губарь), страница 13

Под минимальной дизъюнктивной нормальной формойпонимается такая форма, которая обладает минимальным количеством хi посравнениюсдругимидизъюнктивныминормальнымиформами,удовлетворяющими исходной функции fi ( x1, x2, …, xn).Итак, проектирование логических схем компьютера осуществляется наоснове аппарата алгебры логики. Анализ схемы, то есть выяснение того,какие двоичные сигналы появляются на ее выходе с приходом входныхсигналов, сводится к выполнению логических вычислений, а синтез иоптимизация логических схем, то есть построение схем, реализующихзаданные преобразования и содержащих минимальное число элементов, – квыполнению эквивалентных преобразований в том или ином базисе. Можноеще отметить, что практически любая компьютерная программа содержиткоманды условного перехода с логическими условиями, истинность илиложность которых определяется по правилам алгебры логики.3.8. Функциональные схемы некоторых блоков компьютераСначала рассмотрим на уровне функциональных схем реализацию,пожалуй, основного блока компьютера – сумматора, который выполняетарифметическое суммирование кодов чисел.При сложении двух чисел x и y в каждом разряде сумматора, начиная совторого, производится сложение трех цифр: двух цифр xi и yi данного разрядапервого и второго слагаемых и цифры переноса Pi из соседнего младшегоразряда.

В результате получаются цифра суммы Si для этого разряда и цифрапереносаPi+1вследующийстаршийразряд.Работасумматораиллюстрируется таблицей 3.8:Т а б л и ц а 3.8Входы и выходы сумматораxiВходыyiPiВыходыSiPi+10000111100110011010101010110100100010111На основании этой таблицы можно составить булевы функции,описывающие функционирование одноразрядного сумматора:_ ____ _Si = xi∙yi∙Pi \/ xi∙ yi∙Pi \/ xi∙yi∙Pi \/ xi∙yi∙Pi,___Pi+1 = xi∙yi∙Pi \/ xi∙yi∙Pi \/ xi∙yi∙Pi \/ xi∙yi∙Pi.Выражение для Pi+1 можно упростить:______Pi+1 = xi∙yi∙Pi \/ xi∙yi∙Pi \/ xi∙yi∙Pi \/ xi∙yi∙Pi = xi∙yi∙Pi \/ xi∙yi∙Pi \/ xi∙yi∙Pi \/xi∙yi∙Pi \/ xi∙yi∙Pi \/ xi∙yi∙Pi = yi∙Pi∙( xi\/ xi) \/ xi∙Pi∙( yi \/ yi) \/ xi∙yi∙( Pi \/ Pi) =yi∙Pi \/ xi∙Pi \/ xi∙yi.Попробуйтеопределить,какиесоотношенияалгебрылогикибылииспользованы при проведении этих эквивалентных преобразований.

Итак,Pi+1 = xi∙yi \/ xi∙Pi \/ yi∙Pi.Функциональная схема одноразрядного комбинационного сумматора,реализующего выражения для Si и Pi+1, и его условное обозначение показанына рисунке 3.4:Рис. 3.4. Одноразрядный комбинационный сумматорТакой сумматор вырабатывает выходные сигналы суммы Si и переносаPi+1, определяемые комбинацией цифр слагаемых и переноса из младшегоразряда, одновременно поданных на входы, поскольку он не обладаетпамятью.Многоразрядныйкомбинационныйсумматорпоследовательногодействия (рисунок 3.5) производит сложение двух двоичных чисел,представленных в последовательном коде.Рис. 3.5.

Многоразрядный комбинационный сумматорпоследовательного действияПараметры линии задержки (╞╡) выбираются такими, чтобы обеспечитьпоступление сигнала переноса, образующегося при сложении цифр (i –1)-горазряда,одновременноспоступлениемi-хразрядовчисел.Длясинхронизации поступления входных сигналов используются схемы И,управляемые синхронизирующими импульсами СИ 1, синхроимпульсы СИ 2обеспечивают выдачу результата.Изодноразрядныхсумматоровможносоставитьпараллельныймногоразрядный сумматор, схема которого приведена на рисунке 3.6.Параллельным он называется потому, что в нем входные и выходныесигналы, соответствующие цифрам слагаемых xi и yi и суммы Si в пределаходного разряда, представляются в параллельных кодах.Рис.

3.6. Параллельный сумматор с последовательным переносомПо характеру распространения переноса различают также сумматоры спараллельным и групповым переносом, чтобы быстродействие работы этихсхем было выше, но их рассмотрение выходит за рамки нашего курса.До сих пор приводились примеры реализации сумматоров на основекомбинационныхсхем,необладающихпамятью.Однако,как ужеотмечалось, обработка информации в компьютере осуществляется такжецифровыми автоматами.Простейшим таким автоматом, наиболее широко распространенным вкомпьютерах, является триггер – электронное устройство, обладающее двумяустойчивыми состояниями. Одному из них приписывается значение 1,другому – 0; состояние в котором в данный момент находится триггер,распознается по его выходному сигналу. Под воздействием входного сигналатриггер скачкообразно переходит из одного устойчивого состояния в другое,при этом так же скачкообразно изменяется уровень напряжения еговыходногосигнала.Такимобразом,триггервыполняетоперациюзапоминания кодов 0 и 1.Существуют различные схемы триггеров, но мы рассмотрим только двеиз них.

На рисунке 3.7, а приведено условное обозначение асинхронногооднотактного RS-триггера, а на рисунке 3.7, б – двухтактного триггера сосчетным входом.Рис. 3.7. Условные обозначения однотактного и двухтактного триггеровс установочными входами и со счетным входом (а и б)Сигнал, соответствующий единице и поданный на R-вход RS-триггера,устанавливает его в нулевое состояние. Единичный сигнал, поданный на Sвход, устанавливает триггер в единичное состояние. Следует подчеркнуть,что если триггер находился в состоянии 0, то 1 на R-входе не изменит егосостояния; аналогично 1 на S-входе не приведет к изменению единичногосостояния триггера. Если на оба входа поступают сигналы, соответствующие0, то состояние триггера, естественно, не меняется, и он находится в режимехранения предыдущего состояния. Одновременная подача единичныхсигналов на оба входа такого триггера запрещена.

Приведенные рассужденияиллюстрируются таблицей 3.9:Т а б л и ц а 3.9Работа RS-триггераtR0011S0101t+1QQ(t)10-СостояниеХранениеУстановка 1Установка 0ЗапрещеноКогда RS-триггер находится в единичном состоянии, на его прямомвыходе Q – высокий потенциал, соответствующий коду 1; нулевое состояниехарактеризуется низким потенциалом кода 0 на выходе Q. Для инверсноговыхода триггера – все наоборот: 1 на выходе для нулевого состояния и 0 – дляединичного.Отличие триггера со счетным входом от RS-триггера заключается в том,что он перебрасывается, то есть меняет свое состояние на противоположное,от каждого входного сигнала, соответствующего 1 и поступающего на егосчетный вход.Одноразряднымнакапливающимсумматором,представленнымнарисунке 3.8, называется схема, осуществляющая суммирование поочереднопоступающих на вход цифр слагаемых и переноса с запоминанием результатасложения.

Такой сумматор строится на основе триггера со счетным входом.Рис. 3.8. Одноразрядный накапливающий сумматорВ момент ti на вход поступает цифра первого слагаемого xi изаписывается в триггер, затем – код второго слагаемого yi; в триггереобразуется результат их сложения по модулю два. После окончания втриггере переходных процессов приходит сигнал переноса Pi, которыйсуммируется с содержимым триггера и записывает в него цифру i-го разрядаполучаемой суммы Si. Единица переноса Pi+1 образуется в соответствии свыражением 3.2. Когда xi = yi = 1, срабатывает схема И2, в остальныхслучаях – схема И1.

Линия задержки (╞╡) предназначена для того, чтобы кодyi поступил на схему И2 после окончания в триггере переходных процессов.Итак, на функциональном уровне мы рассмотрели несколько схемсумматоров, реализованных на базе комбинационных схем и цифровыхавтоматов. Теперь перейдем к изучению некоторых схем счетчиков.Счетчик – это типовой узел компьютера, предназначенный для подсчетачисла входных сигналов. Они классифицируются по коэффициентампересчета, по выполняемым арифметическим операциям и по типам цепейпереноса. Счетчики состоят из последовательно включенных триггеров,управляемых по счетному входу. Выходной сигнал триггера предыдущегоразряда поступает на счетный вход триггера последующего разряда.

Онназывается сигналом переноса и образуется на прямом выходе триггера приего переходе из состояния 1 в состояние 0. Сигнал переноса на инверсномвыходе триггера образуется, соответственно, при его переходе из 0 в 1.Суммирующий двоичный счетчик с последовательным переносом ивременная диаграмма его работы представлены на рисунке 3.9:Рис. 3.9. Схема суммирующего счетчикаи временная диаграмма его работыВ исходное нулевое состояние такой счетчик устанавливается сигналом,поступающим на R-входы всех триггеров. Первый импульс, поступающий навход схемы (на счетный вход триггера Т1), перебрасывает Т1 в состояние 1,при этом на его прямом выходе единицы переноса в следующий разряд невозникает, и триггер Т2 остается в нулевом состоянии.

Второй входнойимпульс переключает Т1 в нулевое состояние, и сигнал переноса с егопрямого выхода устанавливает Т2 в состояние 1. Третий входной импульспереведет Т1 в 1, после четвертого импульса Т1 и Т2 будут в нулевом, а Т3 –в единичном состоянии и т.д.Таким образом, Т1 перебрасывается от каждого входного импульса, Т2 –от каждого второго, Т3 – от каждого четвертого импульса, и на выходе такогосчетчика сигнал появится после прихода восьмого входного импульса.Следовательно, рассмотренный счетчик имеет коэффициент пересчета,равный восьми.

Состояния всех трех триггеров счетчика в зависимости отприходящих входных сигналов приведены в таблице 3.10:Т а б л и ц а 3.10Работа двоичного счетчикаВход012345678Т1010101010Т2001100110Т3000011110Выход000000001В общем случае на выходе n-разрядного счетчика сигнал будет послепрохождения 2n входных импульсов, а максимальное число, которое можетхранить такой счетчик, равно 2n – 1. Отсюда ясно, как строятся счетчики скоэффициентом пересчета, кратным 2n: достаточно выбрать количестворазрядов такого счетчика, равное показателю двойки. Например, счетчик с k= 16 должен содержать 4 разряда, с k = 32 – 5 разрядов и т.д.

А как построитьсчетчик с любым коэффициентом пересчета, не кратным 2n? Для этого надоруководствоваться следующим правилом.Пусть необходимо реализовать схему счетчика с k = 10. Достаточнопросто понять, что такая схема должна содержать 4 триггера. Далее замечаем,что 16 – 10 = 610 = 1102. Полученное двоичное число показывает, что второй итретий триггеры искомой схемы охватываются обратными связями так, какэто представлено на рисунке 3.10.

Если бы мы строили счетчик, например, сk =21, то получили бы: 32 – 21 = 11 10 = 10112, то есть в пятиразрядномсчетчике триггеры первого, второго и четвертого разрядов должны бытьохвачены обратными связями.Рис. 3.10. Счетчик с k = 10До седьмого входного импульса включительно такой счетчик работает врежиме обычного двоичного счетчика, то есть в нем будет записано число1112 = 710, так как триггеры Т1, Т2 и Т3 будут в единичном состоянии, а Т4 –в нулевом. С приходом восьмого импульса Т1, Т2 и Т3 последовательноперебросятся в 0, а Т4 впервые перейдет из 0 в 1, поэтому единица переноса сего инверсного выхода затем перебросит Т2 и Т3 по их S-входам в единичноесостояние, и в счетчике окажется число 11102 = 1410 (Т4 = Т3 = Т2 = 1, Т1= 0).Девятый импульс переведет Т1 в 1, а после десятого импульса все триггерыбудут в 0 с появлением сигнала на выходе схемы.Мы также не будем рассматривать схемы счетчиков с различнымицепями переноса, повышающими их быстродействие, так как это являетсяпредметом изучения в курсе «Схемотехника».Контрольные вопросы1.