43554 (Устройство дистанционного управления), страница 2

подается на демодулятор Д, с выхода которого последовательность импульсов

преобразуется в преобразователе кода ПК в параллельные кодовые комбинации. Эти

кодовые комбинации записываются в устройстве центральной памяти УЦП. Адресная

часть этих кодовых комбинаций подается на устройство управления УУ, а тексты с

выхода УЦП— в устройства индивидуальной памяти ИП1— ИПn каждого управляемого

канала. Запись в устройства памяти ИП1— ИПn проводится по соответствующему

сигналу от УУ. В соответствии с выбранным кодом устройство защиты кодов УЗК

вырабатывает сигнал запрета или разрешения на прием неискаженных кодовых

комбинаций. Синхронизация генератора тактовых импульсов ГТИ осуществляется от

селектора тактовых импульсов СТИ.

Рассмотренные методы и способы дистанционного управления и контроля имеют ряд

существенных недостатков:

1) При дистанционном управлении с помощью ИК лучей невозможно осуществлять

управление РПДУ, находящегося в другом помещении, а ведь передатчики именного

из-за своего вредного ВЧ излучения переносятся в более отдаленные помещения.

2) Устройства дистанционного управления и контроля достаточно громоздки,

обладают ограниченным набором функций и команд, трудно поддаются модернизации.

Из-за сложности конструкции обладают низкой ненадежностью и ремонтопригодностью.

Эти недостатки устраняются в компьютерных системах дистанционного управления и

контроля. Такие системы имеют следующие преимущества: малые габариты и высокая

надежность, программное управление, стандартная шина управления, возможность

наращивания и модернизации, а также простота обслуживания.

3. СИСТЕМА ДИСТАНЦИОННОГО УПРАВЛЕНИЯ ПЕРЕДАТЧИКОМ, СОПРЯЖЕННАЯ С ШИНОЙ

КОМПЬЮТЕРА IBM PC

В данной дипломной работе разработана компьютерная система дистанционного

управления УКВ ЧМ радиовещательным передатчиком типа HF-1000. Данный способ

позволяет использовать компьютер IBM PC АТ в качестве устройства,

вырабатывающего команды управления. Система состоит из двух модулей: платы

сопряжения и исполнительного устройства (см. рис.). Плата сопряжения вставляется

в стандартный слот расширения системной шины компьютера IBM PC AT и управляется

программным способом. Исполнительное устройство смонтировано в отдельном корпусе

с автономным источником питания и соединяется с платой сопряжения с помощью

8-жильного кабеля через оптоэлектронную развязку. Команды управления поступают

на передатчик по кабелю длиной до 300 м.

3.1. Системная шина компьютера IBM PC.

Системная шина IBM PC представляет собой расширение шины микропроцессора фирмы

Intel. Используемые ИС совместимы с транзисторно-транзисторной логикой (ТТЛ),

помимо сигнальных выводов имеются выводы для подачи питания +5 В и +12 В и

соединения с общим проводом. На рис. 5 показана разводка выводов системной шины

IBM PC – в общей сложности 62 вывода. Все сигналы имеют активный высокий уровень

во всех случаях, кроме оговоренных отдельно.

А0—А19. Это 20 выводов адресов памяти и устройств ВВ. А0 – младший значащий

разряд (МЗР), А19 – старший (СЗР). Сигналы для этих линий формируются либо

процессором , либо контроллером прямого доступа к памяти.

D0—D7. Эти восемь выводов образуют двустороннюю шину данных. D0 – младший

разряд, D7 – старший. Во время цикла записи микропроцессор выдает информацию на

шину данных по сигналу записи впорт ВВ (IOW) или в память (MEMW), которые

тактируют подачу данных в порт ввода-вывода или в память. Во время цикла чтения

с шины порт ввода-вывода или память должны направлять информацию на шину данных

по сигналу чтения с порта ВВ (IOR) или чтения из памяти (MEMR), которые служат

для занесения данных в буфер микропроцессора.

MEMR, MEMW, IOR, IOW. Эти сигналы с активным низким уровнем управляют операциями

чтения и записи. Они могут выдаваться процессором или контроллером ПДП.

ALE (разрешение регистра адреса). На системной шине PC сигнал ALE указывает на

начало шинного цикла, который инициируется процессором. Когда этот сигнал

выставлен, по системной шине данных не будет передаваться адресная информация.

AEN (разрешение адреса). Этот сигнал выдается контроллером ПДП и указывает, что

идет выполнение цикла прямого доступа к памяти. Обычно он служит для блокировки

логики декодирования порта ВВ во время цикла прямого доступа к памяти. Это

необходимо для того, чтобы адрес прямого доступа к памяти не был случайно

использован в качестве адреса ВВ. Такая ситуация в принципе может возникнуть,

поскольку управляющие линии IOR и IOW могут переходить в активное состояние во

время цикла ПДП.

OSC (сигналы задающего генератора), CLOCK. OSC – высоко- частотный системный

синхросигнал с периодом повторения 70 нс (частота 14,31818 МГц) и коэффициентом

заполнения 0,5. Частота сигнала CLOCK равна одной трети частоты задающего

генератора (4,77 МГц). Она является рабочей частотой микропроцессора Intel .

IRQ2—IRQ7 (запросы на прерывание). Устройства ввода-вывода используют шесть

линий ввода для генерирования запросов на прерывание, направляемых процессору.

Этим запросам присваиваются определенные приоритеты (IRQ2 задает высший

приоритет, а IRQ7 – низший). Запрос на прерывание генерируется путем выдачи

высокого логического уровня на линию IRQ и поддержания его до тех пор, пока

прием этого сигнала не будет подтвержден процессором. Поскольку сигнал

подтверждения прерывания (INTA), выдаваемый процессором, не появляется на

системной шине, подтверждение обычно поступает по одной из линий порта ВВ, для

чего используется команда OUT, выдаваемая подпрограммой обработки прерываний.

I/O CH RDY (готовность канала ВВ). Этот входной сигнал используется для

инициирования периодов ожидания, с помощью которых увеличивается длительность

шинных циклов микропроцессора при работе с "медленными" запоминающими и внешними

устройствами.

I/O CH CK (проверка канала ВВ). Этот сигнал с активным низким уровнем служит для

"информирования" процессора о том, что в данных, поступивших из памяти или от

устройства ВВ, содержится ошибка, обнаруженная контролем по четности.

RESET DRV (инициирование сброса). Этот сигнал служит для сброса или установки в

исходное состояние системной логики либо при включении питания, либо в том

случае, когда после подачи питания обнаруживается, что один из уровней

напряжения питания выходит за допустимые рабочие пределы. Этот сигнал

синхронизируется срезом импульса OSC.

Схема системной шины ISA

Рис 5.

DRQ1—DRQ3 (запрос прямого доступа к памяти). Эти входные сигналы служат для

запроса доступа к асинхронным каналам, которые используются периферийными

устройствами, чтобы получить возможность прямого доступа к памяти. На линии DRQ

должен поддерживаться высокий уровень сигнала до тех пор, пока уровень на

соответствующей линии DACK не станет низким.

DACK0—DACK3 (сигналы подтверждения запроса ПДП). Эти сигналы с активным низким

уровнем используются для подтверждения приема сигналов запроса ПДП и для

регенерации динамической памяти (DACKO).

Т/С (конец блока данных). По этой линии выдается импульс, когда достигается

конец блока данных, передаваемых по каналу прямого доступа к памяти.

В разработанном устройстве сопряжения используются сигналы D0 – D7, A0 – A9,

AEN, IOR, IOW, RESET.

3.2. Схема буферизации.

В связи с тем, что нагрузочная способность шины ограничена, необходимо

подключать к ней устройства через схемы буферизации. В данном устройстве в

качестве буферных элементов используются шинные формирователи КР1533АП5 (два

четырехканальных формирователя с тремя состояниями на выходе с инверсным

управлением). Всего для буферизации разрядов А0 - А9 адресной шины и требуемых

управляющих сигналов используется две микросхемы.

3.3. Дешифратор адреса.

Схема дешифрации адреса портов ввода – вывода спроектирована с учетом возможного

расширения устройства и рассчитана на адресацию 32 портов – с 300H по 31FH.

Существует несколько способов обращения к портам:

1. Ввод-вывод, управляемый программно.

2. Ввод-вывод, управляемый подпрограммой обработки прерываний.

3. Ввод-вывод, управляемый аппаратными средствами (ПДП).

В данной схеме используется программно-управляемый ввод-вывод, когда обращение к

портам осуществляется по специальным командам микропроцессора IN и OUT.

При появлении на шине одного из адресов с 300H по 31FH и при наличии активного

сигнала AEN, логические схемы декодирования генерируют импульс выбора порта. При

наличии этого импульса соответствующий порт готов к приему или передаче

информации.

3.4. Приемо-передатчик данных.

В качестве приемо-передатчика данных используется восьмиканальный

двунаправленный формирователь с тремя состояниями на выходе КР1533АП6.

Направление передачи данных определяется наличием сигналов чтения или записи на

шине и работой дешифратора адреса. Если присутствует сигнал чтения, то данные из

регистров выбранного дешифратором порта поступают на шину. Если присутствует

сигнал записи, то данные с шины записываются в регистры выбранного дешифратором

порта.

3.5. Регистр команд управления.

Регистр команд управления объединяет три порта с адресами 300Н, 301Н и 302Н. В

нашей схеме регистр действует в одном направлении: процессор в виде

параллельного 8 разрядного кода посылает команду управления передатчиком,

которая записывается в один из портов. В качестве портов регистра используются 3

микросхемы серии КР1533ИР22 (восьмиразрядный регистр на триггерах с защелкой с

тремя состояниями на выходе). Таким образом, регистр способен хранить

24-разрядное число.

3.6. Исполнительное устройство.

Команды управления передатчиком из регистра хранения подаются на исполнительное

устройство через схему оптоэлектронной развязки. Исполнительное устройство – это

блок реле, который непосредственно управляет передатчиком. Каждый разряд

регистра управляет отдельным реле, что позволяет подавать на передатчик до 24

команд одновременно.

3.7. Блок электропитания.

Исполнительное устройство питается от автономного источника электропитания.

Источник представляет собой трансформатор, с одной первичной и двумя вторичными

обмотками, двумя выпрямителями, на основе мостовых схем и двумя стабилизаторами

непрерывного действия (НКСН), рассчитанными на напряжения +12 В и +5 В

соответственно. Однофазная мостовая схема из всех двухполупериодных схем

выпрямления обладает наилучшими технико-экономическими показателями. Данный

класс устройств получил широкое распространение для питания различной

радиоэлектронной аппаратуры. Это объясняется схемной простотой, высоким

качеством выходного напряжения возможностью миниатюризации методами современной

технологии. НКСН могут выполняться с последовательным, параллельным или

комбинированным включением регулирующего элемента. В данной схеме используется

последовательное включение регулирующего элемента. Стабилизированный источник

питания вырабатывает два выходных напряжения +5В и +12В с малым уровнем

пульсаций. Напряжение +12 В используется для питания элементов исполнительного

устройства, а напряжение + 5 В – для дальнейшей модернизации и расширения

системы.

3.8. Работа системы.

Работа системы происходит следующим образом. Программа задает временные

интервалы запуска той или иной команды управления передатчиком и адреса портов

ввода-вывода, в которые записываются эти команды. Процессор по заданной

программе в определенные моменты времени обращается к порту, выставляя на линиях

A0 – A9 его адрес 300Н (либо 301Н и 302Н), а на линиях D0 – D7 команду

управления.

Одновременно с этим при высоком уровне на линии сигнала IOR приемопередатчик

переключается на передачу данных от шины к регистру. При этом инициируется

сигнал AEN, разрешающий дешифрацию адреса, и сигнал IOW, по которому происходит

запись команды в регистр хранения команд. Запись производится только в том

случае, если схема дешифрации определила, что обращение происходит именно к

выбранному порту и активизировала его. Таким образом, за 3 цикла обращения можно

записать в регистр хранения команд 24-разрядное число. Далее сигналы с регистра

поступают на оптоэлектронные ключи, которые, в зависимости от высокого или

низкого уровня на входах, включают или выключают реле управления передатчиком.

Передатчик HF1000 состоит из двух блоков: возбудителя и усилителя мощности,

каждый из них имеет входы для внешнего управления, которые подключаются к реле

исполнительного устройства с помощью кабеля, проложенного от эфирной студии в

учебном корпусе УрКСИ к аппаратной на 9 этаже здания по Мельникова - 52а. В

данной системе используется пока только три сигнала: