7.Разработка ЦОС на ПЛИС (Архив, содержащий лекции)
Описание файла
Файл "7.Разработка ЦОС на ПЛИС" внутри архива находится в папке "Архив, содержащий лекции". Документ из архива "Архив, содержащий лекции", который расположен в категории "". Всё это находится в предмете "цифровые устройства и микропроцессоры (цуимп)" из 8 семестр, которые можно найти в файловом архиве РТУ МИРЭА. Не смотря на прямую связь этого архива с РТУ МИРЭА, его также можно найти и в других разделах. Архив можно найти в разделе "лекции и семинары", в предмете "цифровые устройства и микропроцессоры" в общих файлах.
Онлайн просмотр документа "7.Разработка ЦОС на ПЛИС"
Текст из документа "7.Разработка ЦОС на ПЛИС"
Особенности функционирования ПЛИС в составе системы ЦОС.Программирование и реконфигурирование в системе Понятие программирование в системе (In-system programmability, ISP) относится к тем плис, которые позволяют произвести программирование непосредственно в составе системы без использования программатора, на смонтированной плате, причем программирование ПЛИС или конфигурационного ПЗУ может производиться многократно. Реконфигурирование в схеме (In-circuit reconfigurability, ISR) позволяет произвести перезагрузку данных в ПЛИС, построенной по SRAM технологии "на лету", то есть без выключения питания системы. Свойства ISP и ISR характерны для практически всех современных ПЛИС, выпускаемыми ведущими фирмами – производителями (см. занятие 1 настоящего цикла [1]). Как правило, микросхемы CPLD (XC9500 фирмы Xilinx, MAX7000S, A, B, E, MAX3000A, MAX9000 фирмы Altera и др.) программируются в системе через стандартный четырехконтактный JTAG интерфейс [2]. Программное обеспечение создает конфигурационную последовательность, которая загружается в ПЛИС с помощью специализированного загрузочного кабеля (ByteBlaster, BitBlaster или MasterBlaster для устройств фирмы Altera, XChecker для устройств фирмы Xilinx). Кроме того, для программирования таких ПЛИС можно использовать стандартный JTAG тестер или простой интерфейс, эмулирующий последовательность команд JTAG. В качестве примера, рассмотрим схему конфигурационного кабеля ByteBlaster MV, опубликованную фирмой Altera [3] и предназначенного для программирования ПЛИС семейств конфигурации MAX7000S, A, B, E, MAX3000A, MAX9000. На рис.1. приведена принципиальная электрическая схема устройства.
Рис.1. Принципиальная схема загрузочного кабеля ByteBlaster MV. На схеме резисторы, помеченные (1) имеют номинал 100 Ом (реально можно от 50 до 150 Ом) и предназначены для защиты линий ввода – вывода. Конечно, в экстренных случаях, можно обойтись без них, но следует помнить, что "скупой платит четырежды" и не экономить на спичках (менять поврежденную ПЛИС обойдется дороже). Подтягивающие резисторы (pull-up resistors), обозначенные (2) имеют номинал 2,2 кОм (ясно, что на деле от 1 до 3.3 кОм). Микросхема шинного формирователя желательно 74НС244 (российский или белорусский аналог – 1564АП5), хотя у автора один из ByteBlasterMV был собран на микросхеме серии 74АС (просто под рукой другого не оказалось) и успешно работает. Если вы работаете только с 5 вольтовыми ПЛИС, то пойдут и серии 1533 и 555 (74ALS и 74LS), но тогда гарантий успешного программирования никто не даст. Вообще говоря, наверное не следует заниматься изобретением велосипеда, благо штатная схема не содержит дефицитных компонентов, ее себестоимость порядка 1,5 –2 долларов. Следует помнить, что длина кабеля от параллельного порта до ByteBlasterMV не должна превышать 100 – 120 см (хотя в стандартном устройстве, поставляемом фирмой Altera, схема смонтирована непосредственно в корпусе разъема, но это неудобно в работе), длину кабеля от ByteBlasterMV до платы с установленной ПЛИС не стоит делать больше 25 см. На рис.2 приведена распайка разъема устройства ByteBlasterMV.
Рис.2. Разъем кабеля ByteBlasterMV. На рис. 2 все размеры в дюймах. Обычно используют стандартный разъем на 10 жильный ленточный кабель под обжим. Назначение контактов разъема кабеля ByteBlasterMV в различных режимах приведено в таблице 1. Таблица 1. |
Контакт разъема ByteBlaster | Режим последовательной пассивной конфигурации (PS Mode) | Режим программирования по порту JTAG (JTAG mode) | ||
Сигнал | Назначение | Сигнал | Назначение | |
1 | DCLK | Тактовый сигнал | TCK | Тактовый сигнал |
2 | GND | Сигнальная земля | GND | Сигнальная земля |
3 | CONF_DONE | Контроль завершения конфигурации | TDO | Данные с ПЛИС |
4 | VCC | Напряжение питания | VCC | Напряжение питания |
5 | nCONFIG | Контроль кофигурации | TMS | Контроль автомата JTAG |
6 | - | Не подключен | - | Не подключен |
7 | nSTATUS | Состояние конфигурации | - | Не подключен |
8 | - | Не подключен | - | Не подключен |
9 | DATA0 | Данные в ПЛИС | TDI | Данные в ПЛИС |
10 | GND | Сигнальная земля | GND | Сигнальная земля |
Режим последовательной пассивной конфигурации (PS Mode) применяется для загрузки конфигурации ПЛИС, выполненных по технологии SRAM, таких семейств, как FLEX6000, 8000, 10K, APEX,ACEX. Режим программирования по порту JTAG (JTAG mode) применяется для программирования в системе ПЛИС CPLD, а также конфигурационных ПЗУ ЕРС2 и готовящихся к выпуску ЕРС4, а также загрузки SRAM устройств (правда реже чем PS Mode). При работе с устройством необходимо помнить, что все коммутации и подключение кабеля следует проводить при выключенном питании. Питание устройства осуществляется от источника питания системы, в которую установлена ПЛИС. Естественно, земли должны быть общими. На рис.3 и 4 приведены примеры включения ПЛИС для конфигурации ПЛИС и программирования.
Рис.3. Включение ПЛИС FLEX10K в режиме последовательной пассивной конфигурации с помощью кабеля ByteBlasterMV
Рис.3. Включение ПЛИС МАХ7000,9000 в режиме программирования через интерфейс JTAG. Конфигурационные ПЗУ и режимы загрузки. Для хранения конфигурационной информации ПЛИС, выполненных по технологии SRAM используются последовательные ПЗУ. При необходимости загрузки ПЛИС большой емкости используется каскадное включение нескольких ПЗУ. На рис.5 приведена схема включения конфигурационных ПЗУ и ПЛИС семейств FLEX6000, FLEX10K, APEX20K фирмы Altera. Все резисторы имеют номинал 1 кОм.
Рис.5. Конфигурация ПЛИС FLEX6000, FLEX10K, APEX20K при помощи ПЗУ EPC2, EPC1, EPC1441. Кроме использования ПЗУ, ПЛИС можно конфигурировать с использованием контроллера системы, в которой применена ПЛИС. В таблице 2 приведены возможные режимы конфигурации ПЛИС Таблица 2. |
Режим конфигурации | Применение |
Passive Serial (PS) Пассивный последовательный | Конфигурация по последовательному синхронному порту микропроцессора (МП) или устройству ByteBlaster, BitBlaster, MasterBlaster |
Passive Parallel Synchronous (PPS) Пассивный параллельный синхронный | Конфигурация по параллельному синхронному порту МП |
Passive Parallel Asynchronous (PPA) Пассивный параллельный асинхронный | Конфигурация по параллельному асинхронному порту МП. МП адресует ПЛИС как память |
Passive Serial Asynchronous (PSA) Пассивный последовательный асинхронный | Конфигурация по последовательному асинхронному порту микропроцессора (МП) |
JTAG | Используется стандарт IEEE Std. 1149.1 |