Семинар2 (Семинары)

13

Тема: Процессоры Intel

Вопросы:

1. 16-разрядные процессоры.

2. 32-разрядные процессоры.

3. Процессоры класса Pentium.

4. Процессоры Pentium Pro и старше.

В IBM-совместимых ПК применяются процессоры (CPU - Central Processor Unit) совместимые с семейством 8086 фирмы Intel.

В оригинальной IBM PC использовался базовый процессор 8088/8086 с 16-разрядными регистрами. Все старшие модели процессоров, в том числе 32-разрядные: 386, 486, Pentium, с 64-разрядным расширением: Pentium-MMX, и 64-разрядные: Pentium II и старше, включают в себя подмножество команд и архитектуру нижестоящих моделей, обеспечивая совместимость с ранее написанным ПО.

Не смотря, на то, что сегодня ПК с процессорами 286, 386 и 486 – архаизм, целесообразно отдельно остановиться на родоначальнике семейства процессоров фирмы Intel - 8088/8086, по крайней мере, по двум причинам:

• с него началось PC-строение;

• из знания его характерных свойств, происходит понимание ряда особенностей процессоров пятого и шестого поколений.

1. 16-разрядные процессоры.

Процессоры i8088/8086

История IBM PC началась с использования процессора 8088, выпущенного фирмой Intel в 1979 году. Он относится к первому поколению 16-битных процессоров и является модификацией выпущенного в 1978 году процессора 8086. Оба эти процессора выполняют 8/16-битные логические и арифметические операции, включая умножение и деление, операции со строками и операции ввода/вывода.

От родоначальника - процессора 8086 - пошло общее обозначение семейства: х86.

Процессоры имеют 20-разрядную шину адреса, которая позволяет адресовать до 1 Мбайт памяти. Шина данных у 8086 16-разрядная, у 8088 разрядность внешней шины данных сокращена до 8 бит. Это сокращение, сделанное с целью удешевления системы в целом, оборачивается некоторым снижением производительности - 8086 за счет большей разрядности шины работает примерно на 20-60% быстрее, чем 8088 с той же тактовой частотой. Функциональные различия этих процессоров, обусловленные разной разрядностью шины, проявляются только в способе подключения 8- и 16-разрядных внешних устройств. С программной точки зрения эти процессоры идентичны, их система команд и набор регистров включены во все процессоры PC-совместимых компьютеров.

Процессоры допускают разделяемое использование шины совместно с другими процессорами или контроллерами. Также предусмотрено использование математического сопроцессора 8087, существенно повышающего производительность вычислений.

В процессорах применена конвейерная архитектура, позволяющая выполнять выборку кодов инструкций из памяти и их декодирование во время выполнения внутренних операций. Конвейер повышает производительность процессора за счет сокращения времени простоя его операционных узлов. Конвейер процессора 8086 имеет 6-байтную внутреннюю очередь инструкций. Блок предварительной выборки при наличии двух свободных байт в очереди старается ее заполнить в то время, когда внешняя шина процессора не занята операциями обмена. Очередь у процессора 8088 сокращена до 4 байт, а предварительная выборка выполняется уже при наличии одного свободного байта. Эти отличия оптимизируют конвейер с учетом разрядности шины данных. Очередь обнуляется при выполнении любой команды передачи управления, даже при переходе на следующий адрес. Этим свойством часто пользуются при программировании управления устройствами ввода/вывода, требующими задержки между соседними операциями обмена.

Процессор имеет 14 регистров разрядностью 16 бит, операнды могут иметь разрядность 8 или 16 бит и представлять знаковые и беззнаковые двоичные и двоично-десятичные числа. Система команд имеет 24 режима адресации операндов. Среднее время выполнения команды занимает 12 тактов синхронизации, один цикл обмена на внешней шине занимает 4 такта (без тактов ожидания). Тактовая частота процессора 8088 в первых PC была 4,77 МГц, впоследствии появились процессоры с частотой 8 и 10 МГц.

Память для процессоров 8088/8086 представляется в виде линейной последовательности байт. Для обращения к памяти процессор (совместно с внешней схемой) формирует шинные сигналы MEMWR (Memory Write) и MEMRD# (Memory Read) для операций записи и считывания соответственно.

Охват пространства адресов размером 1 Мбайт обеспечивается 20-разрядной шиной адреса. Логически память разбивается на сегменты размером по 64 Кбайт.

Физический адрес памяти (поступающий на шину адреса разрядностью 20 бит), состоит из двух 16-битных частей - адреса сегмента (Seg) и исполнительного адреса (ЕА - executive address), суммируемых со смещением на 4 бита (рис. 2.1). Сдвиг адреса сегмента на 4 бита влево эквивалентен его умножению на 16, следовательно, физический адрес РА=16Seg+ЕА. Адрес сегмента Seg является содержимым одного из регистров CS, DS, SS или ES.

Рис.2.1

Исполнительный адрес, также называемый эффективным адресом, может быть константой, содержимым регистров, ячейки памяти или суммой нескольких величин (например, двух регистров и константы), но эта сумма является 16-разрядной (перенос игнорируется). Таким образом, физический адрес никогда не перейдет границу 64-килобайтного сегмента, на начало которого указывает используемый сегментный указатель.

С сегментацией связаны понятия ближнего и дальнего адреса (вызова, перехода). При ближнем (Near), или внутрисегментном, обращении доступ к требуемой ячейке осуществляется только указанием смещения, а адрес сегмента определяется текущим содержимым соответствующего регистра сегмента. При дальнем (Far), или межсегментном, обращении указывается полный адрес, содержащий 16-байтное значение сегмента (загружаемое в соответствующий сегментный регистр) и 16-байтное смещение.

Процессор может обращаться как к одному байту памяти, так и слову, состоящему из двух байт, или двойному слову (4 байта). При размещении слова в памяти байт с адресом, соответствующим адресу слова, содержит его младшую часть (Low), следующий байт содержит старшую часть (High). Слово может размещаться в памяти как по четному (Even), так и по нечетному (Odd) адресу. Двойное слово обычно используется для хранения полного адреса, и в нем располагается сначала слово смещения (в порядке L, Н), а затем сегмента (в том же порядке). Сегментация памяти и порядок L, Н являются характерной чертой процессоров Intel.

Процессор содержит следующие регистры: 16-битные регистры общего назначения AX, BX, CX, DX, состоящие из двух 8-битных половин, к которым можно независимо обращаться по символическим именам АН, ВН, СН, DH (старшие байты - High) и AL, BL, CL, DL (младшие байты - Low); регистры-указатели SP (Stack Pointer - указатель стека), ВР (Base Pointer - базовый регистр) и индексные регистры SI (Source Index - индекс источника), DI (Destination Index - индекс назначения) допускают только 16-битное обращение; 16-разрядный регистр флагов, в котором разряды соответствуют наличию или отсутствию специального сигнала (флага) (рис.2.2).

Адрес текущей инструкции хранится в 16-битном указателе команд IP (Instruction Pointer). Регистры в командах могут адресоваться явно, но использование ряда регистров в некоторых командах подразумевается неявно.

Для обращения к устройствам ввода/вывода процессор имеет отдельные инструкции IN и OUT, результатом выполнения которых является формирование шинных сигналов IORD (Input/Output Read) и IOWR# (Input/Output Write) для чтения или записи одного или двух байт. Данные при чтении могут помещаться только в регистр AL или АХ и выводятся из этих же регистров. В циклах ввода/вывода используется только 16 младших бит шины адреса (старшие биты при этом нулевые), что позволяет адресовать до 64К байт регистров ввода/вывода. Адрес устройства задается либо в команде (только младший байт, старший - нулевой), либо берется из регистра DX (полный 16-битный адрес).

Система команд процессора 8088/8086 включает следующие основные группы:

• инструкции пересылки данных;

• арифметические и логические инструкции;

• инструкции по строкам;

• инструкции передачи управления;

• инструкции управления процессором.

Каждая команда имеет один или два байта кода инструкции, за которыми может следовать один, два или четыре байта операнда. Перед кодом инструкции возможно применение префиксов:

• CS:, DS:, ES:, SS:, указывающих на использование заданных сегментных регистров вместо обычного;

• REP: указывающего на необходимость повтора инструкции указанное в регистре CX число раз;

• LOCK блокирующий системную шину на время выполнения инструкции.

Изменение текущей последовательности команд – прерывания, по происхождению делятся на программные, внутренние прерывания процессора и аппаратные, вызываемые электрическими сигналами на соответствующих входах процессора. Процессор может выполнять 256 типов (номеров) прерываний, каждому из которых соответствует свой вектор прерывания – двойное слово, содержащее дальний адрес: CS:IP, вызываемой процедуры (подпрограммы). Под векторы (указатели) прерываний в общем пространстве адресов памяти зарезервирована область 0 – 3FFh.

Инициализация процессора осуществляется по сигналу RESET: процессор завершает текущий цикл, а по снятии сигнала он в течение 7 циклов синхронизации начинает выполнение инструкции, считываемой из памяти по адресу FFFF0h: сигнал RESRT устанавливает сегментные регистры и указатель (счетчик) команд в состояние CS=FFFFh, IP=0, DS=SS=ES=0 и сбрасывает все флаги.

В зависимости от уровня сигнала на входе MN/MX (ножка №33) процессоры могут работать в минимальном и максимальном режимах. В минимальном режиме (MIN MODE) процессор сам вырабатывает сигналы для внешней шины. Этот режим предназначен для построения небольших систем управления, не использующих сопроцессор, и позволяет непосредственно к процессору подключать периферийные микросхемы. В PC применяется максимальный режим (MAX MODE), при котором сигналы управления системной шиной IOR, IOW, MEMR, MEMWR, INTA (сигнал запроса программного прерывания) и ALE ( ) вырабатываются контролером системной шины по сигналам состояния процессора. Декодирование состояний процессора 8088/8086 может быть проведено по таблице 2.1.

Таблица 2.1

Совместно с процессором используется математический сопроцессор 8087 – NPX (Numeric Processor eXtension), который предназначен для расширения вычислительных возможностей центрального процессора.

Применение сопроцессора к системе команд процессора 8088/8086 добавляет 68 мнемоник, включающих арифметические, тригонометрические, экспоненциальные и логарифмические инструкции.