МИНИСТЕРСТВО ОБЩЕГО И ПРОФЕССИОНАЛЬНОГО
ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ

МОСКОВСКИЙ ГОСУДАРСТВЕННЫЙ ИНСТИТУТ
РАДИОТЕХНИКИ, ЭЛЕКТРОНИКИ И АВТОМАТИКИ

(ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ)

Факультет ВАВТ

Кафедра ВТ

Курсовая работа

Тема

Начало работы

Окончание работы

Руководитель

Допущен к защите «____»______________2002

Москва 2002

Задание на курсовую работу

Факультет ВАВТ

Кафедра Вычислительной техники

Студент Журавлев Андрей Владимирович

Группа ВТ-2-98

Шифр С-981084

Задание № 84-02A

Разработать вычислительное устройство, состоящее из двух взаимосвязанных частей – операционного и управляющего автоматов – и выполняющее следующие операции:

1. Инверсия;

2. Сложение по модулю 2

3. Среднеарифметическое двух чисел с плавающей запятой

Примечание: Числа произвольных знаков в дополнительном коде – 12 разрядов

Тип УА: управляющий автомат с адресным ПЗУ

Должны быть разработаны и представлены

1. Интерфейс разрабатываемого устройства, формат слова;

2. Математическое обоснование используемых алгоритмов и схема алгоритма. Решение типовых примеров;

3. Микропрограммы в содержательной и закодированной форме;

4. Таблица управляющих сигналов и комментарии к ней;

5. Таблица заполнения управляющей памяти;

6. Функциональные схемы операционного и управляющего автоматов.

Функциональные схемы разрабатываются с использованием многоразрядных мультиплексоров, дешифраторов, сумматоров, регистров, счетчиков, ПЗУ с четким указанием информационных, управляющих и синхронизирующих входов.

Управляющий автомат должен проектироваться с использованием ПЗУ.

Студент группы ВТ-2-98 ____________ Журавлев А.В.

Руководитель проекта ____________ Иваненко Н.С.

ОГЛАВЛЕНИЕ

1. Проектное задание 4

   1. Постановка задачи 4

   2. Формат слова 4

   3. Интерфейс проектируемого устройства 4

2. Математическое обоснование используемых алгоритмов 5

   1. Схема алгоритма 6

   2. Закодированный алгоритм 7

   3. Решение типовых примеров 8

3. Функциональная схема управляющего и операционного автоматов 9

   1. Используемые функциональные элементы 10

   2. Управляющий автомат с адресным ПЗУ 11

   3. Таблица управляющих слов 11

   4. Таблицы заполнения памяти 12

Список используемой литературы 14

1. ПРОЕКТНОЕ ЗАДАНИЕ

1. Постановка задачи

Проектным заданием курсовой работы является разработка вычислительного устройства, состоящего из двух частей – операционного и управляющего автомата, выполняющего следующие операции:

1. Инверсия;

2. Сложение по модулю 2;

3. Среднеарифметическое двух чисел с плавающей точкой.

1. Формат слова

По шине входа приходят 12-разрядные числа произвольных знаков в дополнительном коде в формате с плавающей точкой.

дополнительный код (ПТ)

0 знак порядка

1,2,3 порядок

4 знак мантиссы

5..11 мантисса

модифицированный

дополнительный код (ПТ)

0 знак порядка

1,2,3 порядок

4,5 знак мантиссы

6..12 мантисса

1. Интерфейс

Расшифровка сигналов вычислительного устройства (ВУ):

Вход	Назначение
DI	Входная 12-разрядная шина данных
КОП	Код операции
Ri	Разрешающий сигнал. Разрешает начало работы ВУ
R	Аппаратный сброс
C	Вход синхроимпульса

Выход	Назначение
DO	Выходная 12-разрядная шина данных
ro	Сигнал готовности ВУ. Говорит о завершении операции

2. Математическое обоснование используемых алгоритмов

Рассмотрим алгоритм работы ВУ по операциям:

Инверсия

На шину ШиВх подается 12-разрдное число, которое принимается по частям - в регистр RGA разряды с 4 по 11, а в счетчик CT1 разряды с 0 по 3, причем для уменьшения числа оборудования для выполнения других операций 11 разряд "размножается" и подается дополнительно на 9 вход регистра RGA. Далее все разряды проходят через инверторы, и через два мультиплексора поступают на регистр RGSM и счетчик CTSM соответственно. (Дополнительно введенный разряд на ШиВых не поступает)

Сложение по модулю 2

С ШиВх последовательно поступают два 12-разрядных числа. Так же как и в случае с инверсией первый операнд поступает на RGA и CT1, а второй операнд на RGB и CT2. Далее все разряды проходят через элементы М2 и подаются через мультиплексоры на входы RGSM и CTSM. (Дополнительно введенный разряд на ШиВых не поступает)

Среднеарифметическое значение двух чисел в ДК, представленных в формате с ПТ

С ШиВх последовательно поступают два 12-разрядных числа в формате с ПТ, в ДК. Мантисса первого операнда принимается в RGA, а мантисса второго в RGB. Порядки первого и второго операндов записываются в счетчики CT1 и CT2 соответственно.

После приема операндов производится выравнивание порядков по наибольшему из них. Мантиссы обоих операндов преобразуются в модифицированных дополнительный код, путем "размножения" знаковых разрядов. Применение МДК необходимо, для того чтобы переполнение (выход CR сумматора) не вызывало ошибки вычислений.

Деление полученного числа осуществляется путем уменьшения порядка на единицу.

Результат вычисления среднеарифметического значения двух чисел, перед выдачей на ШиВых, нужно нормализовать. Нормализация осуществляется путем сравнения знаковых разрядов, а также знакового и соседнего разряда. Если знаковые разряды не равны, то производится увеличение порядка результата на единицу и сдвиг мантиссы вправо на один разряд. Если же знаковые разряды равны, то необходимо проверить что знаковый разряд не равен соседнему. Если равенство выполняется, то результат нормализован, иначе производим уменьшение порядка на единицу и осуществляем сдвиг мантиссы влево на один разряд, затем проверяем равенство снова.

КРИТИЧЕСКИЕ СИТУАЦИИ. Могут быть вызваны при нормализации, когда все разряды регистра одинаковы ("0" или "1"), тогда по условию P7 (см. схему) возникает бесконечный цикл. Для выявления таких ситуаций введен блок (P8), который выдает "0" (ветвь "нет"), в том случае, если возникает бесконечный цикл и "1" (ветвь "да"), если можно произвести операцию нормализации.

Таким образом, если в регистре содержатся различные сигналы (т.е. нули и единицы), то на выходе (P8) будет логическая "1", а если все сигналы одинаковы (все нули, либо все единицы) – логический "0".

2.1. Блок-схема алгоритма

2.3. Решение типовых примеров

Операции инверсия и сложение по модулю 2 не требуют особого рассмотрения из-за применения стандартных логических элементов.

Рассмотрим возможные ситуации при решении задачи нахождения среднеарифметического значения двух чисел.

Для проверки работы алгоритма обратим внимание на следующие подблоки: выравнивание порядков, нормализация и переполнение на сумматоре.

Пример №1

CT1	RGA	CT2	RGB	CTSM	RGSM	CR	Принимаемое Значение	Комментарий
0.000	00.0000000	0.000	00.0000000	0.000	00.0000000	0		Исходное состояние
0.000	00.0000000	0.000	00.0000000	0.000	00.0000000	0	А = 0  20	Прием 1-го операнда
0.000	00.0000000	0.000	00.0000000	0.000	00.0000000	0	B = 0  20	Прием 2-го операнда
0.000	00.0000000	0.000	00.0000000	0.000	00.0000000	0	C = A + B = 0  20	Сложение
0.000	00.0000000	0.000	00.0000000	1.111	00.0000000	0	0  2-1	Деление на 2
				1.111	0.0000000	0	0  2-1	Результат

Пример демонстрирует выполнение операции вычисления среднеарифметического значения двух чисел. Оба операнда равны нулю. В этом случае нормализация не производится (P8=0), а число с регистра RGSM передается на выходную шину.

Пример №2

CT1	RGA	CT2	RGB	CTSM	RGSM	CR	Принимаемое Значение	Комментарий
0.000	00.0000000	0.001	00.0000000	0.000	00.0000000	0		Исходное состояние
0.000	00.0000000	0.001	00.0000000	0.000	00.0000000	0	А = 0  20	Прием 1-го операнда
0.000	00.0000000	0.001	11.1111111	0.000	00.0000000	0	B = -1/128 20	Прием 2-го операнда
0.000	00.0000000	0.001	11.1111111	0.000	11.1111111	0	C=A+B= -1/128  20	Сложение
0.000	00.0000000	0.001	11.1111111	1.111	11.1111111	0	-1/128  2-1	Деление на 2
				1.111	1.1111111	0	-1/128  2-1	Результат

Аналогичный пример, демонстрирующий второй случай, когда все разряды равны единице (P8=0) и нормализация не производится.

Пример №3

CT1	RGA	CT2	RGB	CTSM	RGSM	CR	Принимаемое Значение	Комментарий
0.000	00.0000000	0.000	00.0000000	0.000	00.0000000	0		Исходное состояние
0.100	11.0110000	0.010	00.0000000	0.000	00.0000000	0	А = -0,625  24	Прием 1-го операнда
0.100	00.0000000	0.010	11.0110000	0.000	00.0000000	0	B = -0,625  22	Прием 2-го операнда
0.100	00.0000000	0.011	11.1011000	0.000	00.0000000	0	B = -0,3125  23	Выравнивание порядка
0.100	00.0000000	0.100	11.1101100	0.000	00.0000000	0	B = -0,1875  24	Выравнивание порядка
0.100	00.0000000	0.100	11.1101100	0.100	11.0011000	1	C=A+B= -0,8125  24	Сложение
0.100	00.0000000	0.100	11.1101100	0.011	11.0011000	1	-0,8125  23	Деление на 2
				0.011	1.0011000	1	-0,8125  23	Результат

Порядки 1-го и 2-го операндов отличаются, поэтому порядок 2-го операнда выравнивается по порядку первого, так как он является максимальным. В результате сложения двух отрицательных чисел появляется сигнал CR, но так как сложение производится в МДК его можно проигнорировать. Как видно полученный результат верен. Нормализация не нужна, так как знаковые разряды равны, и мантисса  ½.