Исследование регистров сдвига (МУ к ЛР №3)

ЛАБОРАТОРНАЯ РАБОТА№2.

ИССЛЕДОВАНИЕ РЕГИСТРОВ СДВИГА

Цель работы - изучение принципов построения регистров сдви­га, способов преобразования параллельного кода в последователь­ный и обратно, макетирование регистров сдвига и их эксперимен­тальное исследование.

В процессе самостоятельной подготовки к работе необходимо ознакомиться с теоретическими сведениями и подготовить расчет­ные и теоретические материалы, электрические функциональные схе­мы исследуемых регистров и временные диаграммы сигналов регистра сдвига. Перед началом работы предъявить преподавателю рабочие материалы для проверки и обсуждения. После выполнении работы каждый студент обязан представить преподавателю аккуратно офор­мленный отчет.

Продолжительность работы - 4 часа.

Теоретические сведения

Регистром называется операционный узел ЦВМ, предназначенный для ввода, хранения, преобразования и вывода двоичного слова или его части. Регистр состоит из запоминающих элементов (триг­геров) и логических элементов, обеспечивающих выполнение следующих операций:

• прием слова из другого регистра, сумматора, счетчи­ка и т.п.,

• передача слова в другой регистр, сумматор, счетчик и т.п.,

• преобразование прямого кода в обратный и наоборот,

• сдвиг слова влево или вправо на требуемое число разрядов,

• преобразова­ние последовательного кода в параллельный и обратно,

• поразряд­ные логические операции (умножение, сложение, сложение по модулю 2).

По способу ввода и вывода информации различают регистры параллельные (регистры памяти), последовательные (регистры сдвига) и параллельно-последовательные. В параллельных регистрах ввод и вывод слова выполняется параллельным способом, т.е. все разряды слова передаются одновременно, каждый разряд по своей цепи. В регистрах сдвига разряды-слова передаются последовательно во вре­мени, один разряд за другим, как при вводе, так и при выводе информации. В параллельно-последовательных регистрах ввод слова осуществляется параллельным способом, а вывод - последовательным или наоборот.

Рассмотрим схемы регистров различного назначения.

Параллельный регистр (рис.1) обеспечивает прием, хранение и передачу слова. Схема построена на триггерах RS-тапа и логи­ческих элементах И, И-ИЛИ. Входные логические элементы обеспечи­вают прием слова в момент прихода управляющего сигнала записи ("Зап."), выходные - передачу слова из регистра в прямом или обратном коде в зависимости от управляющего сигнала. Регистр имеет N информационных входов x₁, x₂, . . . x_N выходов входов y₁, y₂, . . . y_N и четыре входа для управляющих сигналов.

С

Рис. 1

помощью управляющего сигнала установки нуля ("Уст.0"), по­ступающего на R-входы триггеров, все триггеры устанавливают в нулевое состояние. Это состояние Q₁ Q₁… Q₁= 00…0 сохраняет­ся до тех пор, пока на входах регистре не появятся сигналы x₁, x₂, . . . x_N и управляющий сигнал записи. При x_i = 1 с при­ходом управляющего сигнала записи происходит переключение триг­гера i -го разряда в единичное состояние, при x_i = 0 триггер остается в нулевом состоянии. Одновременное действие сигналов установки нуля и записи недопустимо, так над комбинация S = R = 1 на входах RS-триггера является запрещенной. Считывание информации из регистра осуществляется в прямом или обратном коде по сигналу выдачи прямого (ВПК) или обратного (ВОК) кода. Очевидно, что одновременное действие сигналов ВПК и ВОК запрещено. В каждом разряде рассматриваемого регистра прием и выдача инфор­мации осуществляются по одному каналу.

Период работы такого ре­гистра

T = (t_ЗД.Р,СР)_ЛЭ + 2(t_ЗД.Р,)_ТР + t_СЧ ,

где (t_ЗД.Р,СР)_ЛЭ - среднее время задержки распространения сигнала в логическом элементе И;

(t_ЗД.Р,)_{ТР -} время задержки распространения сигнала в тригге­ре, в качестве которого можно принять большее из времен задержек t_зд.р⁰¹, t_зд.р¹⁰ триггера;

t_СЧ - время считывания информации из регистра.

Примечание. Если учитывать время перехода t⁰¹, t¹⁰ элемента из одного состояния в другое, то период следует увеличить на большую из величин t⁰¹, t¹⁰ .

В регистре, изображен­ном на рис.2, для записи ис­пользуется парафазии код сло­ва, т.е. одновременно прямой и обратный коды. Прием инфор­мации в регистр в этом случае осуществляется без предвари­тельной установки его в нуле­вое состояние, т.е. за один такт. По сигналу записи триггер i-го разряда регистра устанав­ливается в состояние, соответствующее значению x_i , независимо от предшествующего состояния триггера. Выдача информации из ре­гистра происходит также в парафазном коде по двум каналам при по­ступлении сигнала считывания, или выдачи кода (ВК). Период рабо­ты регистра с приемом информации в парафазном коде

T = (t_ЗД.Р,СР)_ЛЭ + (t_ЗД.Р,)_ТР + t_СЧ ,

В

Рис. 2

ыдача кода из регистра часто совмещается с записью кода на другой регистр. При этом схему передающего регист­ра можно упростить, исключив из нее схемы выдачи кода и соединив непосредственно вы­ходы триггеров Q¹, Q¹ передающего регистра и информационными входами принимающего регистра (рис. 3).

О

Рис. 3

перация сдвига заключается в перемещении содержимого всех разрядов регистра влево или вправо на определенное число разря­дов. Для сдвига кода используются регистры сдвига, которые в за­висимости от направления сдвига делятся на регистры со сдвигом информации вправо (в сторону младших разрядов); регистры со сдви­гом информации влево (в сторону старших разрядов); реверсивные регистры, обеспечивающие сдвиг информации вправо или влево в за­висимости от управляющего сигнала.

Р

Рис.4

егистры сдвига находят широкое применение в цифровой техни­ке. Они могут использоваться в устройствах управления в качестве распределителей импульсов, для построения кольцевых считчиков, для преобразования параллельного кода в последовательный и обрат­но.

Для построения регистров сдвига могут быть использованы триггеры разных типов: D, RS, JK, DV . В регистре на потенциаль­ных элементах сдвиг информации осуществляется обычно по двухтак­тной схеме. В этом случае каждый разряд регистра сдвига состоит из двух триггеров: основного и вспомогательного. На рис. 4 при­ведена схема регистра для сдвига информации вправо, выполненная на тактируемых RS-триггерах. Основные и вспомогательные триг­геры образуют два регистра: основной (RG1)и вспомогательный (RG2).

Сдвиг информация в схеме осуществляется за два такта, сна­чала по сигналу C₁ содержимое основного регистра переписывается во вспомогательный, а затем по сигналу C₂ информация из вспомогательного регистра возвращается в основной регистр со сдвигом на один разряд вправо. Направление сдвига и количество разрядов, на которое проводится сдвиг, определяется коммутацией выходов одного и входов другого регистра.

Регистр, изображенный на рис.4, за одну посылку управляющих импульсов C₁ , C₂ обеспечивает сдвиг информации на один разряд вправо. Для сдвига на m разрядов требует­ся m таких посылок. Две по­следовательности управляющих сигналов C₁, C₂ можно за­менить одной C₁ , соединив шину C₁ с шиной C₂ через ин­вертор.

При использовании интег­ральных триггеров с двухступенчатым запоминанием информации или триггеров с динамическим управлением записью схемы ре­гистров сдвигов приобретают -более простой вид (рис. 5). Выходы одних триггеров непо­средственно соединяются с входами других, а сигналы сдвига подаются на общею линию, соединённую с синхровходами С триггеров. Сдвиг кода здесь осуществляется каждым управляющим импульсом, поэтому такие схемы называют регистрами с одноактным сдвигом.

В

Рис. 5

Схема формирования управляющих сигналов начальной установки и сдвига С₁.

Рис. 6.

случае применения триггеров с прямым динамическим управле­нием (рис.5б) состояние регистра изменяется от положительного фронта сигнала сдвига, как показано пунктиром на рис.5г, в дру­гих случаях - от отрицательного фронта.

Задание и порядок проведения работы

1. Пользуясь исходными данными, приведенными в табл. 3, на­чертить функциональную схему четырехразрядного регистра сдвига, имеющего обратную связь с инверсного выхода 4-го разряда на вход 1-го. При сдвиге числа вправо разряды регистра следует нумеровать слева направо, а при сдвига влево- справа налево. На схеме ука­зать две входные линии: для подачи одиночного сигнала установки начального состояния регистра по входам НЕ-R и НЕ-S триггеров и для подачи сигналов сдвига.