ПРГОТ  ЗАН  (ША=N), где N - тумблерный регистр.

Обобщенная микропрограмма включается при значении этого логического выражения, равном 1.

После включения обобщенной микропрограммы микропрограмма ПОДКЛ формирует сигнал ГОТ = 1, информирующий устройство - инициатор о готовности к работе. После этого устройства А снимает сигнал ПРГОТ и выставляет на входных шинах данных команду и на шинах управления сигнал КОП = 1. По сигналу КОП = 1 вычислительное устройство принимает команду в регистр D, снимает сигнал готовности и выставляет сигнал занятости.

После этого вычисляется 7 логических условий В1-В7:

В1 = D(0)  D(1)  D(2)

В2 = D(0)  D(1)  D(2)

В3 = D(0)  D(1)  D(2)

В4 = D(0)  D(1)  D(2)

В5 = D(0)  D(1)  D(2)

В6 = D(0)  D(1)  D(2)

В7 = D(0)  D(1)  D(2)

где D(0:2) - поле кода операции в команде.

По каждому коду операции только одно из логических условий В1-В7 примет значение 1.

Каждое логическое условие В1-В7 управляет запуском определенной микропрограммы операции. Поэтому по коду операции будет выполнена соответствующая операция.

Для вычисления логических условий В1-В7 используется дешифратор.

Включенная микропрограмма операции принимает операнды, считывая их с входной шины данных, вычисляет результат и выдает его на выходные шины данных.

Для считывания слова данных из интерфейса микропрограмма операции выставляет сигнал запроса ЗАПР = 1. По этому сигналу внешнее устройство выставляет слово данных на входную шину данных, сопровождая их сигналом ДАННЫЕ = 1. По сигналу ДАННЫЕ = 1 вычислительное устройство считывает слово данных и снимает запрос . После этого внешнее устройство снимает сигнал ДАННЫЕ. Для считывания второго слова данных необходимо повторить всю процедуру с сигналами ЗАПР-ДАННЫЕ.

Для выдачи слова данных в интерфейс микропрограмма операции формирует сигнал результата РЕЗ = 1 и выставляет результат на выходные шины данных. В ответ на сигнал РЕЗ = 1 внешнее устройство считывает результат и подтверждает считывание сигналом прием результата ПРРЕЗ = 1. По сигналу ПРРЕЗ = 1 вычислительное устройство снимает сигнал результата . По сигналу РЕЗ = 0 внешнее устройство снимет сигнал прием результата. После этого микропрограмма операции может выдавать следующее слово данных в интерфейс с помощью аналогичной процедуры.

Для отключения вычислительного устройства от интерфейса используется микропрограмма ОТКЛ , которая снимает сигнал занятости устройства . По этому сигналу устройство А снимает адрес с шин адреса, освобождая интерфейс для работы с другими устройствами.

В соответствии с перечисленными условиями обобщенная микропрограмма представлена на чертеже “Структурная схема обобщенной микропрограммы” Лист 1.

4.Списки слов, полей, логических условий и управляющих сигналов

Построение таблицы микроопераций, осуществляется следующим образом. Выписываются все использованные виды микроопераций, каждому виду микроопераций ставится в соответствие индекс – Уi, который является обозначением управляющего сигнала, закрепленного за данным видом микроопераций. Вид микроопераций объединяет все одинаковые микрооперации, встречающиеся в микропрограммах (или обобщенной микропрограмме).

Список используемых в микропрограмме слов и полей составляется следующим образом. Выписываются все слова, а также самостоятельно использующиеся при выполнении микроопераций поля слов. Затем каждому слову ставится в соответствие регистр. В результате получается таблица, в которой перечислены все используемые в микропрограмме слова, самостоятельно используемые поля этих слов, а также названия регистров, поставленных в соответствие каждому из этих слов.

5. Закодированный граф обобщенной микропрограммы

В соответствии с перечисленными управляющими сигналами и условиями строим закодированный граф обобщенной микропрограммы.

Закодированный граф микропрограммы составляется путем подстановки нужных управляющих сигналов y_i в соответствии с текущей микрооперацией в каждый узел графа и замены логических условий соответствующими им индексами x_j. После этого каждому узлу (состоянию) полученного графа присваивается индивидуальный порядковый номер - номер состояния - аi. Закодированный граф микропрограммы представлен на чертеже «Закодированный граф обобщенной микропрограммы» Лист 2.

6. Структурная схема операционного автомата

При разработке структурной схемы учтены возможности конкретных микросхем, которые в дальнейшем будут использованы при разработке функциональной схемы операционной части вычислительного устройства. Также должна быть учтена необходимость выполнения некоторых служебных функций (выдача логических условий на входы устройства управления, проверка совпадения адреса устройства и адреса на адресной шине, выработка сигнала «Захват»). Кроме того, должна быть предусмотрена выдача на шину выхода служебных флагов (ГОТ, ЗАН, РЕЗ, ЗАПР, ПР). Триггеры установки этих флагов обозначены на структурной схеме как Т₁ – Т₅ соответственно. Для хранения знака делимого и делителя (А и С) (в случае выполнения микрооперации деления) используются триггеры, обозначенный как Тр1 и Тр2.

К каждому регистру на данной схеме подводится набор, управляющих сигналов, которые определяют режим его работы. На входы мультиплексоров поступают сигналы из соответствующих им схем управления.

Все арифметические и логические операции должны выполняться в АЛУ, тогда как операции сдвига производятся в соответствующих регистрах. Дополнительно введён счётчик для автономного от АЛУ подсчёта итераций цикла. Само АЛУ управляется с помощью схемы управления, формирующей на основании управляющих сигналов yi наборы сигналов, поступающих на управляющие входы АЛУ. На этой же схеме показываются особенности формирования осведомительных сигналов хi. В качестве операции “деление по модулю 2” используются схемы с условным обозначением М2.

Структурная схема операционного автомата представлена на чертеже «Структурная схема операционного автомата» Лист 3.