АрхКурс (Курсовой проект (готовый) вариант 77)

Московский Государственный Технический Университет им. Н.Э.Баумана

Курсовая работа

по курсу Архитектура ЭВМ

Выполнил Принял

Студент группы ИУ 5-53 к.т.н.,доцент Винградов В.И.

Примоленный Леонид Алексеевич

_______________________

_______________________

Вариант № 77

Москва 2004г.

Содержание.

1. Техническое задание 3

2. Микропрограммы машинных операций 3

   1. Алгоритмы подключения, отключения, запроса исходных данных и передачи результата. 3

   2. Логические операции. 4

   3. Вычитание. 4

   4. Циклический сдвиг. 4

   5. Умножение. 4

3. Обобщенная микропрограмма. 5

4. Списки слов, операций и логических условий. 6

5. Закодированный граф микропрограммы. 8

6. Синтез операционных элементов. 8

   1. Регистр А. 8

   2. Регистр В. 8

   3. Регистр D. 9

   4. Регистр C. 9

   5. Арифметическо-логическое устройство. 9

   6. Мультиплексор регистра А. 10

   7. Мультиплексор регистра В. 10

   8. Мультиплексор регистра С. 11

   9. Мультиплексор знака С. 11

   10. Счётчик. 12

   11. Мультиплексор счётчика. 12

   12. Триггеры управляющих шин. 12

   13. Буферный элемент. 13

   14. Компараторы. 13

   15. Переключатели. 13

   16. Регистр состояний. 13

   17. ПЛМ. 13

7. Разработка структурной схемы операционного автомата. 13

8. Разработка функциональной схемы операционного автомата. 14

9. Список переходов. 14

10. Программирование ПЛМ. 17

11. Разработка функциональной схемы управляющего автомата . 21

12. Расчет длительности машинного такта. 21

13. Заключение. 22

14. Список использованной литературы. 22

15. Приложение 1. Обобщенная микропрограмма и Закодированный граф микропрограммы.

16. Приложение 2. Структурная схема ОА и Функциональная схема управляющего автомата.

17. Приложение 3. Функциональная схема операционного автомата.

1. Техническое задание.

Спроектировать вычислительное устройство для выполнения операций:

• Умножение

• Сдвиг циклический

• Вычитание обратное

• Вычитание модулей

• Вычитание модулей обратное

Вычислительное устройство должно работать с 8-миразрядными операндами, представленными в дополнительном коде. Вычислительное устройство имеет интерфейс “Общая шина”.

Состав шин интерфейса:

1. Шины прямой передачи данных (входные) разрядностью 8.

2. Шины обратной передачи данных (выходные) разрядностью 8.

3. Шины адреса разрядностью 8.

4. Управляющие шины:

   • Проверка готовности устройства (ПРГОТ)

   • Сигнал занятости устройства (ЗАН)

   • Код операции (КОП)

   • Передача данных по входным шинам (ДАННЫЕ)

   • Передача данных по выходным шинам (РЕЗ)

   • Запрос на передачу данных (ЗАПР)

   • Подтверждение приёма результата (ПРРЕЗ)

   • Готовность устройства (ГОТ)

Формат команд:

КОП

ЛЕВ

Константа сдвига

0 2 3 4 7

ЛЕВ = 1 - сдвиг влево

ЛЕВ = 0 - сдвиг вправо

2. Микропрограммы машинных операций.

2.1 Алгоритмы подключения, отключения, запроса исходных данных и передачи результатов.

При появлении номера устройства на шине адреса и сигнала на шине ПРГОТ, устройство (далее ВУ), при условии, что оно не занято, выдает сигнал ГОТ. После этого внешнее устройство, которое запрашивало операцию, выставляет ее код на шине данных и подает сигнал КОП. По сигналу КОП ВУ считывает код операции в регистр А и начинает выполнение одной из микропрограмм операций.

Для запроса данных устройство выдает сигнал ЗАПР. О появлении данных на входной шине интерфейса говорит сигнал ДАННЫЕ.

Для передачи результата, устройство выставляет сигнал РЕЗ и подает результаты на выходную шину. О приеме результата внешним устройством свидетельствует сигнал ПРРЕЗ.

После выдачи результата, ВУ снимает сигнал с шины ЗАН. После этого внешнее устройство снимает адрес устройства с шины адреса, освобождая интерфейс.

2.2 Логические операции.

Логические операции могут быть выполнены АЛУ напрямую.

2.3 Вычитание.

Вычитание может быть выполнено АЛУ напрямую. Если вычитание обратное, то первая считываемая операнда заносится в регистр В, а вторая в регистр А (в АЛУ выполняется операция А-В). Если нужно произвести вычитание модулей, то сначала нужно занулить знаковые биты операнд.

2.4 Циклический сдвиг.

При циклическом сдвиге в сдвиге участвуют все разряды слова, причем выдвигаемые разряды записываются в освобождающиеся разряды слова. Эту операцию можно осуществить с помощью сдвигового регистра.

2.5 Умножение.

Алгоритм выполнения операции умножения приведен на рис. 1. В регистр В заносится первая, предварительно переведённая в прямой код операнда. В регистре А хранится вторая операнда. Если один из множителей равен 0, то результату присваивается значение 0, и умножение не производится. Знак результата вычисляется с самого начала и присваивается знаковому биту регистра В. Затем регистру D присваивается значение регистра В. Регистр D используется для сдвига, а регистр В для операций с АЛУ (сложение). В регистре С накапливаются старшие биты результата, а в регистре D младшие. Выдаются сначала старшие 7 бит со знаком, а затем младшие 7 бит со знаком.

Рис. 1

3. Обобщенная микропрограмма.

Обобщенная микропрограмма строится на основе микропрограмм отдельных операций. Она должна организовывать отдельные микропрограммы в единое целое, обеспечивать подключение к шине, запрос кода операции и исходных данных, выполнение микропрограммы, выдачу результатов и отключение от шины.

Вначале осуществляется подключение устройства к шине. Затем считывается код микрооперации и на основании логических условий Х5, Х6, Х7 принимается решение о том, какая микрооперация должна быть выполнена. Условия формируются следующим образом:

	-
	-
	- вычитание обратное
	- вычитание модулей
	- вычитание модулей обратное
	- умножение
	- циклический сдвиг

Разработанная обобщенная микропрограмма представлена в Приложении 1.

4. Списки слов, микроопераций и логических условий.

Список слов

Имя	Тип	Формат	Примечание
A	IL	A(0:7) Знак А=А(0) Модуль А=А(1:7)	Первая или единственная операнда
B	IL	В(0:7) Знак В=В(0) Модуль В=В(1:7)	Вторая операнда
C	LO	С(0:7) Знак С=С(0) Модуль С=С(1:7)	Результат
D	L	D(0:7) Знак D=D(0) Модуль D=D(1:7)	Вспомогательная переменная
Сч	L	Сч(0:3)	Счётчик циклов
ЗАН	О	ЗАН(0)	Бит хранящий значение шины занятости устройства
ЗАПР	О	ЗАПР(0)	Бит хранящий значение шины запроса на передачу данных
ГОТ	О	ГОТ(0)	Бит хранящий значение шины готовности устройства
РЕЗ	О	РЕЗ(0)	Бит хранящий значение шины готовности передачи данных

Список микроопераций.

Микрооперация	Управляющий сигнал
А:=Швх	У1
А:=R1(А.А)	У2
А:=L1(А.А)	У3
А:=D	У4
А:=0	У5
ЗнА:=0	У6
В:= Швх	У7
В:=С	У8
ЗнВ:=0	У9
ЗнВ:=1	У10
D:=B	У11
D:=R1(С(7).D)	У12
С:=А	У13
С:=	У14
С:=	У15
С:= А+В	У16
С:=А-В	У17
С:=	У18
С:=0	У19
С:=R1(0.С)	У20
ЗнС:=D(7)	У21
ЗнС:=	У22
Сч:=Сч-1	У23
Сч:=7	У24
Сч:=А(4:7)	У25
ГОТ:=0	У26
ГОТ:=1	У27
ЗАН:=0	У28
ЗАН:=1	У29
ЗАПР:=0	У30
ЗАПР:=1	У31
РЕЗ:=0	У32
РЕЗ:=1	У33
Швых:=C	У34

Список логических условий.

Логическое условие	Условное обозначение условия	Примечание
ПРГОТ	Х1	Проверка готовности устройства
ЗАН	Х2	Сигнал занятости вычислительного устройства
ША № Варианта	Х3	Проверка правильности адреса
КОП	Х4	Сигнал по которому по шине данных передаётся команда
А(0)	Х5	Условия определяющие микропрограмму операции
А(1)	Х6
А(2)	Х7
ДАННЫЕ	Х8	Сигнал по которому по шине данных передаются операнды
ПРРЕЗ	Х9	Сигнал подтверждения приёма результата
ЗнА ЗнВ	Х10	Условие неравенства знаков операнд (используется при вычитании)
A(3)	Х11	Значение 3-его бита слова А (используется при сдвиге)
А 0	Х12	Условие неравенства 0 операнд (используется при умножении)
В 0	Х13
D(7)	Х14	Значение 7-ого бита слова D (используется при умножении)
Сч 0	Х15	Условие неравенства 0 счётчика (используется в циклах)

5. Закодированный граф микропрограммы.