АрхКурс (1074968), страница 8
Текст из файла (страница 8)
| d6 | d5 | d4 | d3 | d2 | d1 | У16 | У17 | У19 | У20 | У21 | У22 | У23 | У24 |
| 0 | 1 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| 1 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| 1 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 1 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| d6 | d5 | d4 | d3 | d2 | d1 | У25 | У27 | У28 | У32 | У33 | У34 |
| 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 0 |
| 1 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
11. Разработка функциональной схемы управляющего автомата.
Функциональная схема управляющего автомата проектируется на основе отдельных операционных элементов (п. 6), и справочной литературы.
Краткое описание реализации элементов структурной схемы в функциональной схеме операционной части:
-
DD42-DD47 – ПЛМ;
-
DD48 – регистр состояний;
-
DD48-DD49 – микросхемы К155ЛЛ1 (ИЛИ);
Функциональная схема управляющего автомата представлена в приложении 2.
12. Расчет длительности машинного такта.
Расчет длительности машинного такта вычислительного устройства проводится на основании функциональной схемы операционного автомата и справочной литературы.
Для осуществления расчёта необходимо, сложить времена задержек микросхем, принимающих участие в реализации наиболее сложных функций (все эти функции присутствуют в формуле, которая располагается ниже в этом пункте – вычисление логического условия, управляющее устройство, операционное устройство). Времена задержек микросхем взяты из справочной литературы (См. список литературы). Расчёт производится по следующей формуле:
Tmin=Tлу+Tуу+Tоу, где:
Tmin - минимально возможная длина машинного такта,
Tлу - время, необходимое для вычисления логических условий,
Tуу - время, необходимое для выполнения своей задачи управляющим устройством,
Tоу - время, необходимое для выполнения своей задачи операционным устройством.
-
Возьмем схему выработки осведомительного сигнала Х3.
ИСКЛЮЧАЮЩЕЕ ИЛИ ИЛИ ИЛИ ИЛИ
Тлу=30 нс + 22 нс + 22 нс + 22 нс = 96 нс.
2. При работе УА используется цепочка.
РЕГИСТР СОСТОЯНИЙ ПЛМ ИЛИ … возврат на регистр состояний (повторение)
Tуу = 40 + 50 + 22 = 112 нс
-
При работе ОА возникает цепочка.
МУЛЬТИПЛЕКСОР РЕГИСТР АЛУ МУЛЬТИПЛЕКСОР РЕГИСТР
Tоу =19 + 40 + 200 + 19 + 40 = 318 нс.
Tmin = 96 нс + 112 нс + 318 нс = 526 нс.
13. Заключение.
В результате проделанной работы было спроектировано вычислительное устройство. ВУ осуществляет взаимодействие с внешними устройством посредством шин данных (входной и выходной), адреса и управления. Спроектированное мною ВУ работает с числами в дополнительных кодах и осуществляет 7 микроопераций.
14. Список используемой литературы.
-
Конспект лекций по курсу «Архитектура ЭВМ» за IV и V семестры.
-
Под редакцией Богдановича. Справочник. Цифровые интегральные микросхемы. М., Радио и связь, 1994г.
21
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
