Дудкин_38_вар_Курсач1 (Курсовой проект (готовый) вариант 38), страница 6
Описание файла
Файл "Дудкин_38_вар_Курсач1" внутри архива находится в следующих папках: Курсовой проект (готовый) вариант 38, 38 Серый. Документ из архива "Курсовой проект (готовый) вариант 38", который расположен в категории "". Всё это находится в предмете "электронные вычислительные машины (эвм)" из 5 семестр, которые можно найти в файловом архиве МГТУ им. Н.Э.Баумана. Не смотря на прямую связь этого архива с МГТУ им. Н.Э.Баумана, его также можно найти и в других разделах. Архив можно найти в разделе "курсовые/домашние работы", в предмете "эксплуатация эвм" в общих файлах.
Онлайн просмотр документа "Дудкин_38_вар_Курсач1"
Текст 6 страницы из документа "Дудкин_38_вар_Курсач1"
Таблица №36 . Синтез операционного элемента №1.
| Управляющие сигналы | Микрооперация | Триггер №1 | Буферный элемент №1 | ||
| <R> | <S> | <EZ> | Z | ||
| Y16 | ГОТ:=0 | 1 | 0 | 1 | 1 |
| Y17 | ГОТ:=1 | 0 | 1 | 0 | 0 |
При поступлении на операционный элемент сигнала У16, он инвертируется и подается на вход 
триггера, из-за чего на выходе триггера появится уровень логической единицы, который будет подан одновременно на информационный вход и вход разрешения вывода информации буферного элемента с 3-мя состояниями, из-за чего выход буферного элемента перейдет в высокоимпедансное состояние, и следовательно на выходную шину не будет идти никаких сигналов, что тождественно состоянию сигнала ГОТ=0.
При поступлении на операционный элемент сигнала У17, он инвертируется и подается на вход 
триггера, из-за чего на выходе триггера появится уровень логического нуля, который будет подан одновременно на информационный вход и вход разрешения вывода информации буферного элемента с 3-мя состояниями, из-за чего на выходе буферного элемента появится уровень логической единицы, и, следовательно, на выходную шину будет выдан сигнал ГОТ=1.
Схема операционного элемента № 1 приведена на рисунке № 8
Рис 8. Операционный элемент №1
Синтез операционного элемента № 2
Операционный элемент № 2 состоит из:
-
асинхронного RS-триггера, который служит для формирования сигналов ЗАН=1 и ЗАН=0 (МС К500ТВ135)
-
двух инверторов управляющих сигналов (они нужны, потому что у используемого RS-триггера активные уровни - низкие) (МС К500 ЛМ105)
-
инвертирующего буферного элемента с 3-мя состояниями выходов, который нужен из-за того, что сигнал ЗАН выдается на общую шину управления, и для того, чтобы в моменты, когда наше ВУ не работает, оно не мешало работать другим устройствам, использующим ту же шину
Поскольку используются МС, в которые входит по два триггера и 4 логических элемента, мы будем использовать их и для построения других операционных элементов. Это будет отражено на общей структурной схеме.
Ниже приведена таблица, которая показывает, какие значения появляются на входах триггера и буферного элемента при подаче управляющих сигналов.
После таблицы приведены функциональные зависимости значений входов триггера и буферного элемента от управляющих сигналов.
Таблица №37 . Синтез операционного элемента №2.
| Управляющие сигналы | Микрооперация | Триггер №2 | Буферный элемент №2 | ||
| <R> | <S> | <EZ> | Z | ||
| Y18 | ЗАН:=0 | 1 | 0 | 1 | 1 |
| Y19 | ЗАН:=1 | 0 | 1 | 0 | 0 |
При поступлении на операционный элемент сигнала У18, он инвертируется и подается на вход триггера, из-за чего на выходе триггера появится уровень логической единицы, который будет подан одновременно на информационный вход и вход разрешения вывода информации буферного элемента с 3-мя состояниями, из-за чего выход буферного элемента перейдет в высокоимпедансное состояние, и следовательно на выходную шину не будет идти никаких сигналов, что тождественно состоянию сигнала ЗАН=0.
При поступлении на операционный элемент сигнала У19, он инвертируется и подается на вход триггера, из-за чего на выходе триггера появится уровень логического нуля, который будет подан одновременно на информационный вход и вход разрешения вывода информации буферного элемента с 3-мя состояниями, из-за чего на выходе буферного элемента появится уровень логической единицы, и, следовательно, на выходную шину будет выдан сигнал ЗАН=1.
Схема операционного элемента № 2 приведена на рисунке № 9
Рис 9. Операционный элемент №2
Синтез операционного элемента № 3
Операционный элемент № 3 состоит из:
-
асинхронного RS-триггера, который служит для формирования сигналов ЗАПР=1 и ЗАПР=0 (МС К500ТВ135)
-
двух инверторов управляющих сигналов (они нужны, потому что у используемого RS-триггера активные уровни - низкие) (МС К500 ЛМ105)
-
инвертирующего буферного элемента с 3-мя состояниями выходов, который нужен из-за того, что сигнал ЗАПР выдается на общую шину управления, и для того, чтобы в моменты, когда наше ВУ не работает, оно не мешало работать другим устройствам, использующим ту же шину
Поскольку используются МС, в которые входит по два триггера и 4 логических элемента, мы будем использовать их и для построения других операционных элементов. Это будет отражено на общей структурной схеме.
Ниже приведена таблица, которая показывает, какие значения появляются на входах триггера и буферного элемента при подаче управляющих сигналов.
После таблицы приведены функциональные зависимости значений входов триггера и буферного элемента от управляющих сигналов.
Таблица №38 . Синтез операционного элемента №3.
| Управляющие сигналы | Микрооперация | Триггер №3 | Буферный элемент №3 | ||
| <R> | <S> | <EZ> | Z | ||
| Y20 | ЗАПР:=0 | 1 | 0 | 1 | 1 |
| Y21 | ЗАПР:=1 | 0 | 1 | 0 | 0 |
При поступлении на операционный элемент сигнала У20, он инвертируется и подается на вход триггера, из-за чего на выходе триггера появится уровень логической единицы, который будет подан одновременно на информационный вход и вход разрешения вывода информации буферного элемента с 3-мя состояниями, из-за чего выход буферного элемента перейдет в высокоимпедансное состояние, и следовательно на выходную шину не будет идти никаких сигналов, что тождественно состоянию сигнала ЗАПР=0.
При поступлении на операционный элемент сигнала У21, он инвертируется и подается на вход триггера, из-за чего на выходе триггера появится уровень логического нуля, который будет подан одновременно на информационный вход и вход разрешения вывода информации буферного элемента с 3-мя состояниями, из-за чего на выходе буферного элемента появится уровень логической единицы, и, следовательно, на выходную шину будет выдан сигнал ЗАПР=1.
Схема операционного элемента № 3 приведена на рисунке № 10
Рис 10. Операционный элемент №3
Синтез операционного элемента № 4
Операционный элемент № 4 состоит из:
-
асинхронного RS-триггера, который служит для формирования сигналов РЕЗ=1 и РЕЗ=0 (МС К500ТВ135)
-
двух инверторов управляющих сигналов (они нужны, потому что у используемого RS-триггера активные уровни - низкие) (МС К500 ЛМ105)
-
инвертирующего буферного элемента с 3-мя состояниями выходов, который нужен из-за того, что сигнал РЕЗ выдается на общую шину управления, и для того, чтобы в моменты, когда наше ВУ не работает, оно не мешало работать другим устройствам, использующим ту же шину
Поскольку используются МС, в которые входит по два триггера и 4 логических элемента, мы будем использовать их и для построения других операционных элементов. Это будет отражено на общей структурной схеме.
Ниже приведена таблица, которая показывает, какие значения появляются на входах триггера и буферного элемента при подаче управляющих сигналов.
После таблицы приведены функциональные зависимости значений входов триггера и буферного элемента от управляющих сигналов.
Таблица №39 . Синтез операционного элемента №4.
| Управляющие сигналы | Микрооперация | Триггер №4 | Буферный элемент №4 | ||
| <R> | <S> | <EZ> | Z | ||
| Y22 | РЕЗ:=0 | 1 | 0 | 1 | 1 |
| Y23 | РЕЗ:=1 | 0 | 1 | 0 | 0 |
