Дудкин_38_вар_Курсач1 (1074696), страница 14
Текст из файла (страница 14)
Функциональная схема управляющего представлена на листе № 5.
-
Разработка спецификации.
В спецификации должны быть перечислены все использованные в функциональной схеме элементы, а также те условные обозначения, которые соответствуют им на схеме.
Спецификация составляется на основе функциональных схем операционного и управляющего автоматов и на основе [2] (смотри список литературы).
Спецификация на функциональные схемы операционного и управляющего автоматов приведена в таблице.
Таблица №53 . Спецификация
| НОмер | Обозначение | Наименование | КОличество | Примечания |
| 1 | D1, D2, D10, D11, | К 500 ЛМ 102 | 4 | 4 логических элемента 2ИЛИ- НЕ |
| 2 | D3, D4 | К 500 ТВ 135 | 2 | 2 JK-триггера |
| 3 | D5 | К 155 ЛП 8 | 1 | Буферный элемент с 3-мя состояниями входов и выходов |
| 4 | D6, D7, D15, D16, D31, D32, D50, D51, D67, D68, D81, D82 | К 500 ИР 141 | 12 | Универсальный регистр сдвига |
| 5 | D8 | К 500 ИД 161 | 1 | Трехразрядный дешифратор низкого уровня |
| 6 | D9, D12-D14, D17, D30, D41- D49, D60- D66 | К500 ЛП 114 | 22 | 1 элемент 2ИЛИ-НЕ/ 2ИЛИ |
| 7 | D18-D25, D33- D40, D52- D59, D69- D71 | К 500 ИД 164 | 36 | 8-ми канальный мультиплексор |
| 8 | D26, D27 | К 500 ИП 181 | 2 | АЛУ на 16 операций с двумя 4-х битными словами |
| 9 | D28, D29 | К 500 ЛМ 105 | 2 | 4логических элемента 3ИЛИ |
| 10 | D72 | К 500 ИЕ 136 | 1 | Универсальный двоичный счетчик |
| 11 | D73, D74 | К 500 ЛП 107 | 2 | 3 логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ- НЕ |
| 12 | D75-D80 | К 556 РТ 2 | 6 | ПЛМ 16x64x8 |
| Переключатели | ||||
| 13 | S1 – S6 | ТВ2-1 | 6 | |
| Дополнительные элементы | ||||
| 14 | V1-V84 | 84 | Дополнительные элементы- те, которых нет в данной серии микросхем – это элементы НЕ и И | |
-
Определение количества машинных тактов, необходимых для выполнения каждой операции
Данная задача решается в соответствии с обобщённой микропрограммой (лист 1). Для подсчёта числа машинных тактов для определённой операции необходимо, "войдя" в микропрограмму виртуально, выполнить весь набор микроопераций, необходимый для корректного выполнения данной операции. Во время виртуального выполнения операции, т.е. последовательного перемещения по вершинам графа микропрограммы с соблюдением логических условий, необходимо вести подсчёт пройденных вершин графа микропрограммы. Таким образом, будет получено число машинных тактов, необходимых для выполнения для выполнения данной операции. Соответственно для получения максимального (или минимального) числа машинных тактов, необходимо взять "наихудшие" ("наилучшие") в смысле выполнения данной операции операнды.
При расчетах время на ожидание сигналов X принимаем равным 0 тактов.
-
Сдвиг логический:
Tmin = 9, Tmax = 63
-
Вычитание:
Tmin = 4, Tmax = 17
-
Вычитание модулей:
Tmin = 4, Tmax = 10
-
![]()
:
Tmin = 4, Tmax = 4
-
![]()
:
Tmin =6, Tmax = 6
-
![]()
:
Tmin = 5, Tmax = 5
-
![]()
:
Tmin = 5, Tmax = 5
-
Расчет максимальной частоты работы вычислительного устройства
Для осуществления расчёта необходимо, сложить времена задержек микросхем, принимающих участие в реализации той или иной функции (все эти функции присутствуют в формуле, которая располагается ниже в этом пункте – вычисление логического условия, управляющее устройство, операционное устройство). Времена задержек микросхем взяты из справочной литературы [2], [3] (См. список литературы). Расчёт производится по следующей формуле:
Tmin=Tлу+Tуу+Tоу, где:
Tmin - минимально возможная длинна машинного такта,
Tлу - время, необходимое для вычисления логических условий,
Tуу - время, необходимое для выполнения своей задачи управляющим устройством,
Tоу - время, необходимое для выполнения своей задачи операционным устройством.
-
Возьмем схему выработки осведомительного сигнала x1.
Входная шина Регистр Дешифратор.
Тлу=17 нс + 11 нс + 26 нс = 54 нс.
2. При работе УА используется цепочка.
РЕГИСТР ПЛМ1-6 И … возврат на регистр (повторение).
Tуу = 25 + 30 + 8 = 63 нс.
-
При работе ОА возникает цепочка.
Схема логических условийРЕГИСТР А Мультиплексор АЛУ Регистр С
Tоу = 70 + 11 + 70 + 70 + 11 = 221 нс.
Tmin = 54 нс + 63 нс + 221 нс = 338 нс.
Fmax= 1 / Tmin = 2.96 Мгц.
-
Заключение.
В результате проделанной работы было спроектировано вычислительное устройство. ВУ осуществляет взаимодействие с внешними устройствами посредством шин данных (входной и выходной), адреса и управления. В ходе работы мы абстрагировались от принципов работы внешних устройств, полагая, что взаимодействие с ними осуществляется посредством выработки сигналов выставляемых внешним устройством на шины управления, и тем самым, полностью сконцентрировались над изучением и применением на практике принципов работы отдельной «ячейки» сложной цифровой вычислительной машины. Спроектированное ВУ работает с числами в прямых кодах и осуществляет 7 микроопераций, запрограммированных для выполнения с помощью соответствующих микропрограмм. Самой длительной операцией является операция «сдвиг логический», потому что она может осуществляться до 15 раз в цикле. Была изучена конкретная серия микросхем, на основе которых была построена функциональная схема операционного автомата.
УА был разработан на базе ПЛМ. Оптимально используя все выводы микросхем ПЛМ, удалось довести их число до 6 (при 31 управляющем сигнале, 16 осведомительных и 6 разрядном состоянии). В ходе работы мы ознакомились на теории и практике с проектированием отдельных вычислительных устройств.
16. Список литературы, использовавшейся при разработке.
-
Дроздов Е.А., Комарницкий В.А., Пятибратов А.П. Электронные вычислительные машины Единой системы. М., Машиностроение, 1981.
-
Якубовский С.В., Ниссельсон Л.И., Кулешова В. И., Цифровые и аналоговые микросхемы: Справочник. М., Радио и связь, 1989.
-
Каган Б.М., Электронные вычислительные машины и системы: Учебное пособие для вузов. М: Энергоатомиздат, 1991
-
Лекции по курсу архитектуры ЭВМ
54
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
