пояснительная записка (Курсовой проект (готовый) вариант 34), страница 7
Описание файла
Файл "пояснительная записка" внутри архива находится в следующих папках: Курсовой проект (готовый) вариант 34, 34. Документ из архива "Курсовой проект (готовый) вариант 34", который расположен в категории "". Всё это находится в предмете "электронные вычислительные машины (эвм)" из 5 семестр, которые можно найти в файловом архиве МГТУ им. Н.Э.Баумана. Не смотря на прямую связь этого архива с МГТУ им. Н.Э.Баумана, его также можно найти и в других разделах. Архив можно найти в разделе "курсовые/домашние работы", в предмете "эксплуатация эвм" в общих файлах.
Онлайн просмотр документа "пояснительная записка"
Текст 7 страницы из документа "пояснительная записка"
Регистр А(5:0):
Мультиплексор А (№1, № 2, № 3):
Данный операционный элемент может принимать информацию от трех разных источников (входной шины, регистра С, регистра D). При У14=0 и У15=1 информация принимается со входной шины, при У14=1 и У15=0 информация принимается от регистра С, при У14=1 и У15=1 информация принимется от регистра D.
При У16=1 и У17=1 по положительному перепаду сигнала У10 информация из выбранного информационного источника заносится в старшую часть слова А /А(11:6)/.
При У16=1 и У17=1 по положительному перепаду сигнала У18 информация из выбранного информационного источника заносится в младшую часть слова А /А(5:0)/.
При У16=0 и У17=1 по положительному перепаду сигнала У10 информация в старшей части слова А /А(11:6)/ сдвигается влево на один разряд, и высвобождающийся разряд заполняется значением самого старшего разряда младшей части слова А /А(5)/.
При У16=0 и У17=1 по положительному перепаду сигнала У18 информация в младшей части слова А /А(5:0)/ сдвигается влево на один разряд, и высвобождающийся разряд заполняется нулем.
При У16=0 и У17=0 независимо от перепадов сигналов У10 и У18 обе части слова А хранят полученную ранее информацию.
Если все разряды слова А кроме А(11) и сигнал !B1 равны нулю (то есть производится операция "деление", и делимое равно 
), то комбинационная схема на элементах ИЛИ-НЕ и элементах И вырабатывает осведомительный сигнал А=0.
Осведомительный сигнал ЗнА = А(11) вырабатывается постоянно.
Схема операционного элемента № 8 представлена на рисунках №12.1 и №12.2 (это две части одного большого рисунка, не поместившегося на одну страницу).
Синтез операционного элемента № 9
Операционный элемент № 9 состоит из:
-
регистра В, предназначенного для хранения второго операнда всех операций
-
мультиплексора В, состоящего из трех одинаковых мультиплексоров, и предназначенного для обеспечения возможности заносить данные в обе части регистра В из входной шины, из регистра С и из регистра D
-
вспомогательных логических элементов ИЛИ и И, предназначенных для формирования осведомительного сигнала ПР
Ниже приведена таблица, которая показывает, какие значения появляются на входах регистра В и мультиплексоров А №1,2,3 при подаче управляющих сигналов.
После таблицы приведены функциональные зависимости значений входов В и мультиплексоров В №1,2,3 от управляющих сигналов.
| Управляющие сигналы | Микрооперация | Регистр В | Мультиплексор В № 1 | Мультиплексор В № 2 | Мультиплексор В № 3 | ||||||||||||||
| S0 | S1 | DSR | DSL | C |
|
|
| S0 | S1 |
|
| S0 | S1 |
|
| S0 | S1 | ||
| У16, У17, У11, У15 | В:=ШВх | 1 | 1 | * | * | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 |
| У16, У17, У11, У14 | В:=С | 1 | 1 | * | * | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 |
| У16, У17, У11, У14, У15 | В:=D | 1 | 1 | * | * | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
Регистр B:
Мультиплексор B (№1, № 2, № 3):
Данный операционный элемент может принимать информацию от трех разных источников (входной шины, регистра С, регистра D). При У14=0 и У15=1 информация принимается со входной шины, при У14=1 и У15=0 информация принимается от регистра С, при У14=1 и У15=1 информация принимется от регистра D.
При У16=1 и У17=1 по положительному перепаду сигнала У11 информация из выбранного информационного источника заносится в регистр В.
При У16=0 и У17=0 независимо от перепадов сигнала У11 регистр В хранит полученную ранее информацию.
Если все разряды слова В равны нулю и сигнал В1 равен 1 (то есть производится операция "деление", и делитель равен нулю), то комбинационная схема на элементах ИЛИ-НЕ и элементах И вырабатывает осведомительный сигнал В=0 и одновременно выдает на шину управления сигнал ПР.
Осведомительный сигнал ЗнВ = В(5) вырабатывается постоянно.
Схема операционного элемента № 9 представлена на рисунке №13.
Синтез операционного элемента № 10
Операционный элемент № 10 состоит из:
-
АЛУ, состоящего их двух одинаковых микросхем АЛУ, и предназначенного для выполнения всех арифметических и логических микроопераций, использующийся в обобщенной микропрограмме (кроме операций со счетчиком)
-
регистра С, предназначенного для хранения результатов арифметических и логических операций на словами А и В
-
мультиплексора С, состоящего из двух одинаковых мультиплексоров, и предназначенного для того, чтобы можно было заносить в регистр С данные не только с выходов АЛУ, но и с выходов самого регистра С + знаковый разряд – от комбинационной схемы, определяющей знак частного и остатка при операции "деление"
-
мультиплексора А2, состоящего из двух одинаковых мультиплексоров, и позволяющего подавать на вход АЛУ и старшую и младшую часть слова А
-
мультиплексора ЗнС, предназначенного для выбора того, что будет заносится в знаковый разряд регистра С при его изменении (ЗнА или
![]()
) -
вспомогательного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, предназначенного для формирования сигнала
![]()
-
буферного элемента с 3-мя состояниями выходов (для интерфейса с ШВых)
-
инвертора управляющего сигнала для буферного элемента, так как вход разрешения у буферного элемента имеет низкий активный уровень
Ниже приведена таблица, которая показывает, какие значения появляются на входах микросхем АЛУ, регистра С и мультиплексоров С, А2 иЗнС при подаче управляющих сигналов.
После таблицы приведены функциональные зависимости значений входов микросхем АЛУ, регистра С и мультиплексоров С, А2 и ЗнС от управляющих сигналов.
| Управляющие сигналы | Микрооперация | АЛУ № 1 | АЛУ № 2 | Регистр С | Мультиплексор С | Мультиплексор А2 | Мультиплексор ЗнС | ||||||||||||||||||||
|
| S3 | S2 | S1 | S0 | M |
| S3 | S2 | S1 | S0 | M | S0 | S1 | DSR | DSL | C |
|
| S |
| S |
| S | ||||
| У26, У28, У25 | С:=A(11:6) | 1 | 0 | 0 | 0 | 0 | 0 | * | 0 | 0 | 0 | 0 | 0 | 1 | 1 | * | * | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | ||
| У26, У28, У25, У12 | С:=A(5:0) | 1 | 0 | 0 | 0 | 0 | 0 | * | 0 | 0 | 0 | 0 | 0 | 1 | 1 | * | * | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | ||
| У26, У28, У25, У20, У22, У24 | С:=B | 1 | 1 | 0 | 1 | 0 | 1 | * | 1 | 0 | 1 | 0 | 1 | 1 | 1 | * | * | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | ||
| У26, У28, У25, У20, У21, У22, У23 | С:=A(11:6) – 1 | 1 | 1 | 1 | 1 | 1 | 0 | * | 1 | 1 | 1 | 1 | 0 | 1 | 1 | * | * | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | ||
| У26, У28, У25, У24 | С:=!A(11:6) | 1 | 0 | 0 | 0 | 0 | 1 | * | 0 | 0 | 0 | 0 | 1 | 1 | 1 | * | * | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | ||
| У26, У28, У25, У21, У22 | С:=A(11:6) – B – 1 | 1 | 0 | 1 | 1 | 0 | 0 | * | 0 | 1 | 1 | 0 | 0 | 1 | 1 | * | * | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | ||
| У26, У28, У25, У23 | С:=A(11:6) + B | 1 | 0 | 0 | 0 | 1 | 0 | * | 0 | 0 | 0 | 1 | 0 | 1 | 1 | * | * | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | ||
| У26, У28, У25, У20, У21, У24 | С:=1 | 1 | 1 | 1 | 0 | 0 | 1 | * | 1 | 1 | 0 | 0 | 1 | 1 | 1 | * | * | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | ||
| У26, У28, У25, У23, У12 | С:=А(5:0) + В | 1 | 0 | 0 | 0 | 1 | 0 | * | 0 | 0 | 0 | 1 | 0 | 1 | 1 | * | * | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | ||
| У26, У28 | С(5):=ТзнА | * | * | * | * | * | * | * | * | * | * | * | * | 1 | 1 | * | * | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | ||
| У26, У28, У12 | С(5):=ТзнА | * | * | * | * | * | * | * | * | * | * | * | * | 1 | 1 | * | * | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | ||
| У26, У28, У25, У20, У22, У23, У24 | С:=A(11:6) /\ B | 1 | 1 | 0 | 1 | 1 | 1 | * | 1 | 0 | 1 | 1 | 1 | 1 | 1 | * | * | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | ||
| У26, У28, У25, У20, У21, У22, У24 | С:=A(11:6) \/ B | 1 | 1 | 1 | 1 | 0 | 1 | * | 1 | 1 | 1 | 0 | 1 | 1 | 1 | * | * | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | ||
| У26, У28, У25, У20, У24 | С:=!A(11:6) \/ B | 1 | 1 | 0 | 0 | 0 | 1 | * | 1 | 0 | 0 | 0 | 1 | 1 | 1 | * | * | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | ||
| У26, У28, У25, У22, У24 | С:=!A(11:6) /\ B | 1 | 0 | 0 | 1 | 0 | 1 | * | 0 | 0 | 1 | 0 | 1 | 1 | 1 | * | * | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | ||
