Ответы на экзаменационные вопросы, страница 4

Уровень «1» близок к уровню «0»

На базу VT2 подается опорное напряжение, величина которого ровно посередине между «0» и «1». Вход Х является информационным входом. Если на Х подать «1» это приводит к тому, что VT1 приоткрывается.

Эмиттерный ток VT1 создает падение напряжения на Rэ => VT2 подзакрывается.

Потенциал К VT1 становится более отрицательным, т.е на VT1 реализуется состояние, являющееся прообразом «0»

К VT2 становится более положительным, т.к его потенциал становится ближе к 0 =>прообраз «1»

Уровни не будут соответствовать исходным потенциалам «0» и «1», а отличаются на Uкб

ПТ – переключатели тока

Rб – сопротивление утечки в цепи базы транзисторов

ГСТ – генератор стабильного тока

ЭП1 и ЭП2 – эмиттерные повторители

VT1 и VT2 включены параллельно VT3

Задача ГСт обеспечить стабильный ток кот. Протекает через Rопорное. Создать опорное напряжение постоянной величины. В качестве Rопорное используют прецизионное сопротивление. Логический перепад для элемента ЭСЛ маленький, поэтому точность напряжений, которые подаются на на разные точки схемы имеют принципиальное значение.

Роль эмиттерных повторителей в схеме:

1. Сдвигают уровень напряжения до величин, соотв. Принятым значения «0» и «1»

2. реализуют усиление по току и достаточное ослабление по напряжению

усиление по ту используют для 2 целей

- ЭП на выходе позволяет повысить нагрузочную способность

- поскольку ЭП позволяет увеличить выходной ток, то повышается быстродействие работы схемы.

Для того, чтобы схема была менее чувствительна к изменениям температуры, то в ????? делители R1-R2 ставятся 2 диода VD1 и VD2.

При увеличении температуры Iэ и Iк должны увеличиться.

Падение напряжения на диодах и R2 должно уменьшаться, а ТКН стать ??отрицательным.

Уровень «1»: U (1) = - 0.8 В. Уровень «0»: U (0) = - 1.6 В

Помехоустойчивость Uп(+)~Uп(-)=0.3В

Tзд.р.ср=2нс

Рпотр.ср=70мВт

Такие схемы не позволяют получать высокую степень интеграции з-за большой потребляемой мощности.

36. Базовый элемент МДП логики

В качестве «1» берется отрицательное напряжение, равное источнику питания, «0» - близко к потенциалу нуля.

На примере инвертора

VT1 – управляющий транзистор

VT2 – нагрузочный транзистор

VT2 все время находится в открытом состоянии, т.к сток соединен с Еип. На месте VT2 должен был стоять резистор в 30кОм, но он бы занимал слишком много места. В подложке VT1 индуцируется Р-канал, VT1 открывается и на его выходе:

U(1)->У-Uвых=Uси.vt1.нас. Если подается «0», т.е индуцироваться канал не может и сопротивление участка сток-исток близко к бесконечности.

U(0)->Uвых=Еип-Uси.vt2.=Еип

Схемы не требуют сдвига уровней, поскольку уровни входа и выхода напряжений совпадают. МДП логика может иметь очень высокую степень интеграции.

Рпотребл в диапазоне 1-300мкВт

Логический перепад и помехоустойчивость высоки.

Недостаток: нагрузочный транзистор постоянно включен, поэтому схема постоянно потребляет ток.

37. Базовый элемент КМДП логики

Работает на положении положительной логики и реализуется на комплементарных парах МДП транзисторов.

На примере инвертора:

Если на входе «0» то VT2 отпирается и на выход подается «1». ?????

Если управляющий открыт, то нагрузочный заперт и наоборот, т.о данные схемы в статическом режиме почти не потребляют тока, поэтому относятся к нВт диапазону по потребляемой мощности. Чем выше частоты работы схемы, тем ближе по показателям энергопотребления к МДП логике.

38. Базовый элемент ИИЛ-логики.

ИИЛ (интегральная инжекционная логика)

ИИЛ (И²Л,СТЛ,ТЛИП)

И²Л - интегральная инжекционная логика

СТЛ - совмещенная транзисторная логика

ТЛИП - транзисторная логика с инжекционным питанием

Специфическим образом запитывается схема базового элемента. С помощью инжекционного источника тока.

ИИЛ реализуется на биполярных структурах транзисторов.

ИИЛ лишена тех недостатков, которые имеют ТТЛ и ЭСЛ(высокое энергопотребление, низкая интеграция).

П о энергопотреблению ИИЛ сравнима с КМДП логикой, а также по степени интеграции.

Имеет высокое(обычные биполярные транзисторы) и сверхвысокое(биполярная структура на диодах Шоттки) быстродействие.

Помехоустойчивость ИИЛ невелика ввиду малого логического перепада.

За уровень логического «0» принимается открытое состояние транзистора, т. е. r _кэ

инжекционный источник тока

Инвертор на ИИЛ

V T1 и VT2 малоколлекторные транзисторы.

Малоколлекторный транзистор - который имеет 1 эмиттер и 1 базу, но n-число элементарно развязанных между собой коллекторов.

n-коллекторов реализуется для получения функции ИЛИ.

ИИП- инжекционный источник питания.

Подвижные носители заряда через коллекторный переход VT2 попадают в базу VT3 и создают ток эмиттерного перехода, при этом очень важно в каком состоянии находится триггер VT1.

Если VT1 заперт, что соответствует высокому сопротивлению между К и Э транзистора VT1,то носители заряда, поступающие от ИИП, создают достаточное напряжение на переходе(или ток) ,чтобы открыть VT3/

Если VT3 отпирается для каждого из коллекторов характерно, что r _кэ

,тогда Х=1 и У=0.

Если VT1 открыт, тогда r _кэ VT1 и подвижные носители заряда от ИИП через VT2 будут идти в обе стороны и к VT1 и к VT3.

Их окажется недостаточно, чтобы создать отпирающее напряжение для VT3, тогда Х=0 и У=1.

Базовый элемент ИИЛ.

Помехоустойчивость определяется логическим перепадом напряжение, которое примерно +- 0,7В

39. Классификация триггеров.

Используются для регистрации и хранения цифровой информации. Это устройство может находиться в двух состояниях: «0» и «1»; имеет два выхода:

- по логике работы

1) простые:

RS с раздельной установкой в «0» или «1»

универсальный JK

счетный T-триггер

D-триггер (задержки или защелки)

2) комбинированные:

DV – D-триггер с управляющим V входом

RST

JKRS

DRS

- по наличию синхронизации

1) асинхронные – триггеры, состояния которых в последующие моменты времени

определяется состоянием в предыдущие

2) синхронные – они переключаются только с приходом сигнала синхронизации

Синхронные триггеры отличаются по форме записи информации:

- синхронный со статической формой записи информации

- синхронный двухступенчатый триггер

- синхронный с динамической формой управления записью информации (динамический триггер)

Назначение информационных входов триггера

S – вход для установки в «1» в RS-триггере

R – вход для установки в «0» в RS-триггере

J – вход для установки в «1» JK

K – вход для установки в «0» в JK

T – счетный вход в счетном Т-триггере

D – информационный вход в триггере задержки

С – вход синхронизации

V – управляющий вход

40. Структурная схема и основные параметры триггеров.

Структурная схема триггера:

С У – схема управления

ЗЯ – запоминающая ячейка

служат соответственно для перевода ЗЯ в состояние логического «0» или «1»

В триггере существуют обратные связи с выхода СУ и с выхода ЗЯ.

Различные реализации СУ, а также структуры обратных связей приводят к различным логическим возможностям (логике работы триггера)

Основные параметры триггера

Динамические параметры (дополнительно)

t_u - min длительность импульса на входе триггера при которой еще происходит его переключение

t_u связано с конечной длительностью переходных процессов в триггере

Воздействие на триггер должно быть настолько длительным, чтобы триггер закончил все свои переходные процессы и не вернулся в прежнее состояние.

t_p – разрешающее время триггера

min расстояние между двумя последующими импульсами min длительности, при котором еще происходит переключение триггера

В общем случае tp>tu

Частный случай:

tp = tu – в таком случае нет схемы управления

41. Логическое описание работы триггера на примере асинхронного RS-триггера.

42. Синхронный RS-триггер.

43. Синхронный JK-триггер.