Таблица №6.

	000	001	011	010	110	111	101	100
000	1	1		1		1
001	1	1		1	1	1
011			1		1		1	1
010			1		1		1	1
110		1		1		1
111	1	1		1		1
101			1		1		1	1
100			1		1		1	1

3.3 Минимизация карты Карно.

Таблица №7.

3.4 Склейки карты Карно и МДНФ функции.

Итоговая МДНФ будет выглядеть так:

Перевод в базис ИЛИ-НЕ:

3.5 Обоснование выбора серий логических элементов

Для построения устройств автоматики и вычислительной техники широкое применение находят цифровые микросхемы серии К 155, которые изготавливают по стандартной технологии биполярных микросхем транзисторно-транзисторной логики (ТТЛ). Имеется свыше 100 наименований микросхем серии К 155. При всех своих преимуществах - высоком быстродействии, обширной номенклатуре, хорошей помехоустойчивости - эти микросхемы обладают большой потребляемой мощностью. Поэтому им на смену выпускают микросхемы серии К555, принципиальное отличие которых - использование транзисторов с коллекторными переходами, зашунтированными диодами Шоттки. В результате транзисторы микросхем серии К555 не входят в насыщение, что существенно уменьшает задержку выключения транзисторов. К тому же они значительно меньших размеров, что уменьшает емкости их р-n-переходов. В результате при сохранении быстродействия микросхем серии К555 на уровне серии К155 удалось уменьшить ее потребляемую мощность примерно в 4...5 раз.

3.5.1 Двухвходовой логический элемент Пирса

В качестве двухвходового логического элемента Пирса оптимальным выбором будет микросхема К555ЛЕ1. Микросхема представляет собой четыре логических элемента 2ИЛИ-НЕ, два логических элемента 2ИЛИ-НЕ, соответственно.

3.5.2 Трехвходовой логический элемент Пирса

В качестве трехвходового логического элемента Пирса оптимальным выбором будет микросхема К555ЛЕ5. Микросхема представляет собой четыре логических элемента 3ИЛИ-НЕ.

3.6 Функциональная схема цифрового управляющего устройства.

Функциональная схема цифрового управляющего устройства на основе элементов Пирса представлена на рисунке №4.

4.Разработать функциональную схему ЦУУ, заданного логической функцией от 6-ти переменных на основе мультиплексоров с 8-ю информационными входами и двухвходовых логических элементов Шеффера.

4.1 Табличная форма заданной логической функции.

Табличная форма заданной логической функции, термы которой заданы в виде чисел в десятичной системе счисления, имеет вид:

Y2=(0,1,2,7,8,9,10,14,15,19,20,21,22,27,28,29,30,35,36,37,38,43,44,45,46,49, 50,55, 56,57,58,63)

Y2	N
	0
	1
	2
	7
	8
	9
	10
	14
	15
	19
	20
	21
	22
	27
	28
	29
	30
	35
	36
	37
	38
	43
	44
	45
	46
	49
	50
	55
	56
	57
	58
	63

4.2 Карта Карно заданной логической функции.

Карта Карно, соответствующая заданной функции Y2 приведена в таблице №4.

Таблица №4.

	000	001	011	010	110	111	101	100
000	1	1		1		1
001	1	1		1	1	1
011			1		1		1	1
010			1		1		1	1
110		1		1		1
111	1	1		1		1
101			1		1		1	1
100			1		1		1	1

4.3 Карта Карно, устанавливающая соответствие информационных входов мультиплексора заданным управляющим переменным.

Согласно заданию в качестве управляющих переменных выбраны переменные x₅x₄x₃.

Таблица №5.

	000	001	011	010	110	111	101	100
000	D0	D0	D0	D0	D0	D0	D0	D0
001	D1	D1	D1	D1	D1	D1	D1	D1
011	D3	D3	D3	D3	D3	D3	D3	D3
010	D2	D2	D2	D2	D2	D2	D2	D2
110	D6	D6	D6	D6	D6	D6	D6	D6
111	D7	D7	D7	D7	D7	D7	D7	D7
101	D5	D5	D5	D5	D5	D5	D5	D5
100	D4	D4	D4	D4	D4	D4	D4	D4

4.4 Минимизация логических функций после выделения управляющих переменных и приведение к элементам Шеффера.

Функции D0-D7 подлежат реализации на элементах Шеффера. Для исключения аппаратной избыточности ЦУУ, полученные логические функции необходимо минимизировать. Для минимизации используется формальный метод карт Карно.

4.4.1 Минимизация логической функции D₀.

D0	1 0
2	00	01	11	10
0	1	1		1
1			1

4.4.2 Минимизация логической функции D₁.

D1	1 0
2	00	01	11	10
0	1	1		1
1			1	1

4.4.3 Минимизация логической функции D₂.

D2	1 0
2	00	01	11	10
0			1
1	1	1		1

4.4.4 Минимизация логической функции D₃.

D3	1 0
2	00	01	11	10
0			1
1	1	1		1

4.4.5 Минимизация логической функции D₄.

D4	1 0
2	00	01	11	10
0			1
1	1	1		1

4.4.6 Минимизация логической функции D₅.

D5	1 0
2	00	01	11	10
0			1
1	1	1		1

4.4.7 Минимизация логической функции D₆.

D6	1 0
2	00	01	11	10
0		1		1
1			1

4.4.8 Минимизация логической функции D₇.

D7	1 0
2	00	01	11	10
0	1	1		1
1			1