РПЗ (Готовый курсовой проект вариант 7 (ещё один)), страница 3
Описание файла
Файл "РПЗ" внутри архива находится в следующих папках: Готовый курсовой проект вариант 7 (ещё один), 7 вариант. Документ из архива "Готовый курсовой проект вариант 7 (ещё один)", который расположен в категории "". Всё это находится в предмете "элементы управления в асоиу" из 7 семестр, которые можно найти в файловом архиве МГТУ им. Н.Э.Баумана. Не смотря на прямую связь этого архива с МГТУ им. Н.Э.Баумана, его также можно найти и в других разделах. Архив можно найти в разделе "курсовые/домашние работы", в предмете "элементы управления в асоиу" в общих файлах.
Онлайн просмотр документа "РПЗ"
Текст 3 страницы из документа "РПЗ"
Ядро: K1 v K2 v K3 v K6 v K9 v K10
Минимизируя СДНФ получим следующую карту Карно и МДНФ:
Для организации схемы на элементах Шеффера, необходимо привести функцию к базису И-НЕ. Для этого воспользуемся формулой: 
Схема устройства на EWB:
Обоснование выбора серий логических элементов
Для данной работы целесообразно использовать элементы микросхем серии К555, потому что они потребляют мало мощности и у них ниже энергия переключения. В этом микросхемы серии К555 и выигрывают у микросхем серий К155 и К531, хоть последние и имеют большую скорость переключения. [2], [4]
Двухвходовый логический элемент Шеффера
В качестве двухвходового логического элемента Шеффера оптимальным выбором будет микросхема К555ЛА3. Микросхема представляет собой четыре логических элемента 2И-НЕ.
Трехводовый логический элемент Шеффера
В качестве двухвходового логического элемента Шеффера оптимальным выбором будет микросхема К555ЛА4. Микросхема представляет собой три логических элемента 3И-НЕ.
Функциональная схема разработанного цифрового управляющего устройства представлена в Приложении.
5. Синтез ЦУУ на основе мультиплексоров 8-ю информационными входами и двухвходовых логических элементов Пирса
Соответствие информационных входов мультиплексора заданным управляющим переменным: X5X4X0
| Y |
|
|
|
| X5 | X5 | X5X4 | X5X4X0D7 | |
| 4 | 000100 |
| |||||||
| 5 | 000101 |
| |||||||
| 6 | 000110 |
| |||||||
| 7 | 000111 |
| |||||||
| 12 | 001100 | X3X2 | |||||||
| 13 | 001101 | X3X2 | |||||||
| 14 | 001110 | X3X2X1 | |||||||
| 15 | 001111 | X3X2X1 | |||||||
| 19 | 010011 |
| |||||||
| 20 | 010100 |
| |||||||
| 24 | 011000 | X3 | |||||||
| 25 | 011001 | X3 | |||||||
| 26 | 011010 | X3 | |||||||
| 27 | 011011 | X3 | |||||||
| 32 | 100000 |
| |||||||
| 33 | 100001 |
| |||||||
| 34 | 100010 |
| |||||||
| 35 | 100011 |
| |||||||
| 40 | 101000 | X3 | |||||||
| 41 | 101001 | X3 | |||||||
| 42 | 101010 | X3 | |||||||
| 43 | 101011 | X3 | |||||||
| 48 | 110000 |
| |||||||
| 49 | 110001 |
| |||||||
| 50 | 110010 |
| |||||||
| 51 | 110011 |
| |||||||
| 54 | 110110 |
| |||||||
| 55 | 110111 |
| |||||||
| 60 | 111100 | X3X2 | |||||||
| 61 | 111101 | X3X2 | |||||||
| 62 | 111110 | X3X2X1 | |||||||
| 63 | 111111 | X3X2X1 |
Минимизация логических функций после выделения управляющих переменных мультиплексора.
Минимизация логической функции D0
Минимизация логической функции D1
Минимизация логической функции D2
Минимизация логической функции D3
Минимизация логической функции D4
Минимизация логической функции D5
Минимизация логической функции D6
Ядро: 
Минимизируя СДНФ с помощью карты Карно получим МДНФ:
Минимизация логической функции D7
Ядро:
Минимизируя СДНФ с помощью карты Карно получим МДНФ:
Схема устройства в EWB:
Обоснование выбора серий логических элементов
Для данной работы целесообразно использовать элементы микросхем серии К555, потому что они потребляют мало мощности и у них ниже энергия переключения. В этом микросхемы серии К555 и выигрывают у микросхем серий К155 и К531, хоть последние и имеют большую скорость переключения. [2], [4]
Двухвходовый логический элемент Пирса
В качестве двухвходового логического элемента Пирса оптимальным выбором будет микросхема К555ЛЕ1. Микросхема представляет собой четыре логических элемента 2ИЛИ-НЕ.
Мультиплексор с 8-ю информационными входами
В качестве мультиплексора с 8-ю информационными входами оптимальным выбором будет микросхема К555КП7. Микросхема представляет собой селектор-мультиплексор на восемь каналов со стробированием. В зависимости от установленного на входах A,B,C кода разрешает прохождение сигнала на выходы Y1 и Y2 только от одного из восьми информационных входов D0-D7, при этом на входе стробирования V должно быть установлено напряжение низкого уровня. При высоком уровне напряжения на входе V выход Y1 устанавливается в состояние низкого уровня напряжения, а выход Y2 соответственно в состояние высокого уровня.
Функциональная схема разработанного цифрового управляющего устройства представлена в Приложении.
6. Спецификация
Спецификация на все варианты ЦУУ представлена в Приложении.
7. Вывод
При проектировании цифровых устройств, целесообразно применять схемы со средним уровнем интеграции. Это даёт возможность получить более дешёвый конечный продукт, чем в случае использования схем с низкой степенью интеграции.
В ходе выполнения работы, схемы, построенные на ИМС средней степени интеграции оказались значительно проще, а для их реализации потребовалось меньшее количество элементов. Это и подтверждает приведённое выше утверждение.
8. Список литературы
1. Методические указания к курсовой работе.
2. Цифровые и аналоговые интегральные микросхемы: Справочник / С.В.Якубовский, Л.И. Ниссельсон, В.И. Кулешова и др. – М.: Радио и связь, 1990. – 496 с.: ил.
3. Дискретная математика.: Учебник для втузов. А.И.Белоусов, С.Б.Ткачев– М.: МГТУ,2001-7442с.
4. Конспект лекций по Элементам управления АСОИУ: Лекции. Преп. Ю. Г. Нестеров (рукопись, 2015г.)
5. Конспект лекций по Схемотехнике дискретных устройств: Лекции. Преп. С. Б. Спиридонов(рукопись, 2014г.)
