02-Дешифраторы(незакончен) (Методические указания для лабораторных работ)

МОСКОВСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ

УНИВЕРСИТЕТ имени Н.Э.БАУМАНА

Кафедра РК-10

Б.Б.Михайлов, О.И.Елисеева

МЕТОДИЧЕСКИЕ УКАЗАНИЯ

К ВЫПОЛНЕНИЮ ЛАБОРАТОРНОЙ РАБОТЫ №2

«Изучение работы дешифраторов»

по курсу «Элементы электроники и микропроцессорной

техники РТС»

Москва

2007г.

Дешифратор (decoder) – комбинационное логическое устройство, преобразующее ход числа, поступающего на вход, а управляющий сигнал только на одном из выходов. Если на вход дешифратора подается двоичный код числа Х, то функционирование двоичного дешифратора можно описать с помощью выражений:

(1)

где х_0, х₁…х_м-1 - сигналы на входе дешифратора; d_0, d_1,…d_n-1 – сигналы на выходах дешифратора.

По своей сути дешифратор представляет собой не что иное, как совокупность схем совпадений (схем И), формирующих управляющий сигнал (активный уровень) только на одном из выходов; при этом на остальных выходах управляющий сигнал отсутствует – они находятся в пассивном состоянии. Отметим, что в зависимости от типа используемых элементов И или И-НЕ активным уровнем может быть как «0», так и «1».

При дешифрации М-разрядного двоичного хода и реализации всех возможных комбинаций входного кода число выходов дешифратора N будет равно 2^м. Число входов дешифратора зависит от формы подачи входного кода для монофазного – равно М, для парафазного – 2М.

В зависимости от разрядности дешифрируемого кода и функциональных возможностей логических интегральных схем (ИС), находящихся в распоряжении разработчика, дешифратор может быть выполнен на основе одноступенчатой (линейной) и многоступенчатой схем дешифрации. Среди многоступенчатых схем наиболее часто используется прямоугольные (матричные) и пирамидальные схемы построения дешифраторов.

ЛИНЕЙНЫЕ ДЕШИФРАТОРЫ

Линейные дешифраторы выполняются путем прямой схемной реализацией выражений вида (1) без какого-либо их логического преобразования, т.е. дешифратор представляет собой N независимых схем И (вентилей) с числом входом М у каждого. В качестве простейшего примера на рис. 1 приведена схема линейного парафазного двухразрядного дешифратора (М=2, №=4). Выражения для четырех выходов, описывающие работу дешифраторов, имеют вид:

(2)

Рис. 1. Линейный дешифратор с прямыми и инверсными

Входами (парафазный)

Рис. 2. Линейный дешифратор с прямыми входами

(монофазный)

Быстродействие линейных дешифраторов является наибольшим по сравнению с другими схемами и равно средней задержке срабатывания типового элемента и (Чср).

При реализации дешифраторов в интегральном исполнении для уменьшения числа выводов ИС их выполняют с однофазными входами, организуя инверсию входного сигнала с помощью дополнительных элементов, устанавливаемых внутри кристалла интегральной схемы. Функциональная схема дешифратора на восемь выходов приведена на рис.2.

Организация парафазных сигналов внутри самой интегральной схемы позволяет не только уменьшить вдвое количество входов дешифратора, но и получить эквивалентную нагрузку каждого из входов дешифратора (Х₀…Х_pr-1), равную единице. Это удобно при использовании дешифраторов совместно с регистрами, счетчиками и т.д., выходы которых могут иметь непосредственную связь со входами дешифратора без применения дополнительных элементов для согласования нагрузочной способности.

МНОГОСТУПЕНЧАТЫЕ ДЕШИФРАТОРЫ

Простейший многоступенчатый дешифратор имеет первую ступень, состоящую из нескольких линейных дешифраторов (ЛД), в каждом из которых дешифруется группа разрядов входного кода. Количество линейных дешифраторов определяется числом групп r, на которое разбивается М разрядный входной код. На второй ступени осуществляется дешифрация выходных сигналов пар линейных дешифраторов, например, с помощью на двухвходовых схем И. Если количество линейных дешифраторов первой ступени нечетно, например, z=3, то выходы оставшегося без пары линейного дешифратора первой ступени анализируются совместно с выходами второй ступени, образуя третью ступень дешифратора.

На рис.3 показана схема построения дешифратора на 256 выходов. В первой ступени имеется два линейных дешифратора на восемь выходов каждый (ЛД1 и ЛД2) и линейный дешифратор на четыре выхода (ЛДЗ). На второй ступени на двувходовых схемах и выполнен дешифратор на 64 выхода (ЛД4), к 16 выходам которого подключены выходы ЛД1 и ЛД2.

На третьей ступени выполняется дешифратор на 256 выходов, на 68 входов которого подключены выходы ЛД4 и четыре выхода ЛД3. Выходами дешифратора являются 256 управляющих сигналов. При реализации дешифраторов всех ступеней на схемах И. Задержка формирования сигнала на выходе относительно входа составит: 3

где - время задержки одного линейного дешифратора.

МАТРИЧНЫЕ ДЕШИФРАТОРЫ

Матричные дешифраторы относятся к многоступенчатым дешифраторам. В основе этого типа дешифраторов лежит регулярная структура, содержащая i строк и i столбцов. Если i=i, то такой дешифратор называют квадратным, если i≠i – прямоугольным. В точках пересечения строк и столбцов расположены схемы и (вентили), выходы которых являются выходами дешифратора (рис.4). Таким образом, при одновременной активизации любой строки и любого столбца на выходе одной из схем и будет активный уровень сигнала, а на выходе остальных – пассивный. Всего для реализации полного дешифратора необходимо i=i элементов.

Для формирования сигналов строк и столбцов обычно используют линейные дешифраторы, что удобно, поскольку у линейного дешифратора может быть активным только один из выходов (рис.5). Эти дешифраторы являются первой ступенью преобразования входного кода, а схемы И – второй. В результате суммарная задержка прохождения сигнала в матричном дешифраторе, показанном на рис. 5 составит 4 , если положить, что линейные дешифраторы монофазные.

Рис. 4. Матричный дешифратор

Рис. 5. Подключение матричного дешифратора.

ПИРАМИДАЛЬНЫЕ ДЕШИФРАТОРЫ

Пирамидальные дешифраторы также относятся к разряду многоступенчатых дешифраторов, особенностью которых является применение во всех ступенях дешифрации двухвходовых схем И. При этом выход элемента –й ступени всегда подключается к двум элементам (i+1)-й ступени. Число ступеней (к) в пирамидальном дешифраторе на единицу меньше разрядности дешифрируемого числа к=М-1, а число схем И в каждой ступени определяется из выражения: В =2ⁱ⁺¹, где i – номер ступени пирамидального дешифратора. Общее количество элементов на дешифратор определяется из выражения:

Принцип построения пирамидального дешифратора наглядно виден из примера такого дешифратора на 16 выходов, показанного на рис.6. Сигналы на каждом из 16 выходов дешифратора формируются с помощью трех ступеней, поскольку разрядность дешифрируемого кода М=4. Схемы И первой ступени формируют четыре сигнала, являющимися различными коньюкциями двух входных переменных х0 и х1, а также их отрицаний х0 и х1. Аналогичным образом формируются сигналы на выходе второй ступени, с тем отличием, что одной из переменных каждой схемы И являются сигналы х2 и х2, а второй переменной – входные сигналы первой ступени дешифрации. В результате на выходах второй ступени формируется уже восемь сигналов:

Рис. 6. Пирамидальный дешифратор

И, наконец, схемы и третьей ступени дешифрируют выходные сигналы второй ступени с сигналами х3 и х3 и формируют выходные сигналы пирамидального дешифратора (d0…d15).

Отметим, что первая ступень дешифратора всегда содержит 4 схемы И, а в последующих ступенях число схем И всегда удваивается. Очевидно, что большое число даже простых элементов является недостатком этих дешифраторов. Другими недостатками пирамидальных дешифраторов следует считать неравномерную нагрузку на различные входы и большое число ступеней (М-1), снижающих быстродействие дешифраторов, которое определяется как = (М-1)

ШИФРАТОРЫ

Шифратор (cоder) выполняет действия, обратные по отношению к действиям дешифратора; он формирует двоичный код в соответствии с номером входа, на который подан активный сигнал. Таким образом, если полный шифратор формирует N разрядный код на выходе, то он должен иметь М=2 входов. Простейший шифратор строится на схемах ИЛИ (рис. 7). Очевидно, что при подаче уровня «1» на любой из входов на выходе будет сформирован код этого входа.

Отметим, что при активизации входа ХО состояние выходов не изменяется. В реальных шифраторах для снятия этой неопределенности формируется специальный групповой сигнал GS (group sighal), представляющий собой объединение всех входов по схеме ИЛИ и указывающий момент обращения к шифратору. Вторая неопределенность возникает при одновременной (ошибочной или специальной) активизации нескольких входов шифратора. Для разрешения этой ситуации используют приоритетные шифраторы, на выходе которых формируется код старшего из инициированных входов.

ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ

1. Изучить основные схемы дешифраторов и шифраторов.

2. Ознакомиться со стендом УМ-16. Разобраться с работой тумблерного регитора и подключением индикаторных лампочек.

3. Последовательно собрать дешифраторы, привлеченные на рис. 8, 9, 10. Входы дешифраторов (Х_m) подключить к тумблерному регистру (тумблерам). Выходы дешифраторов (d_n) подключить к индикаторным лампочкам.

4. Проверить работу дешифраторов. Составить таблицы истинности для дешифраторов. При составлении таблиц учитывать, что на выходах дешифраторов, показанных на рис. 8 и 9 формируется инверсный (d_n).

5. Собрать шифратор, показанный на рис. 11. На вход используемой схемы и элементов И-ИЛИ-НЕ (7 и 10) обязательно подать уровень 0.

6. Проверить работу шифратора, составить таблицу истинности.

7. Составить отчет. Привести схемы и таблицы истинности.

рис

Рис

рис

рис