Лекц.БЦВМиСР1-8(2) (Все лекции по БВМиС в ворде), страница 4

Классификация (см. предыдущий раздел):

ППНС – ПП с непосредственными связями;

ППМК – ПП с матричным коммутатором;

ППУС – ПП с универсальной структурой.

4.1. ПП с непосредственными связями.

Определение: ППНС – это такой ПП, в котором состав операционных устройств и связи между ними определяются реализуемой на нем задачей.

Структура ППНС повторяет граф решаемой задачи. Каждый ППНС – уникальный процессор, предназначенный для решения одной задачи.

Структуру ППНС можно рассмотреть на примере конкретного ППНС, решающего определенную задачу. Рассмотрим ППНС, решающий типовую (ранее рассмотренную для ПК) задачу (рис 4. 2):

Y = ( a² + b² ) / ( a + c);

a ,b, c – входные операнды, Y – результат.

a b c

×

+

×

1 2 3

a² b² a + c

+

4

a² + b²

/

5

Y

Рис. 4. 2. ППНС, предназначенный для решения выбранной задачи.

Оценки потоковых процессоров будем проводить по двум критериям: С – сложности и Б – быстродействию, которое будем рассматривать как величину обратную времени решения задачи (Т_р.з.).

Будем полагать, что все операции в ОУ выполняются за одно и то же время t₀; время передачи операнда от одного ОУ к другому обозначим через t_п.. Сложность специализированного ОУ (СОУ), выполняющего одну операцию, примем за С_СОУ = 73n (как для АЛУ ПКНС), а универсального ОУ (УОУ) С_УОУ = 100n (примерно, в 1,5 раза больше). В этих предположениях получим следующие оценки:

1) Сложность - С_ППНС = 5× С_ОУ;

С_ППНС = 365·n - при использовании специализированых ОУ, или

С_ППНС = 500·n - при использовании универсальных ОУ.

2) Время решения задачи - Т_р.з.= 3(t₀+ t_п.); t_п.<< t₀; t_п.≈ 0; Т_р.з.= 3·t₀ (сравним: для ПКНС – Т_р.з. = 22· t₀).

4.2. ПП с матричным коммутатором.

Отступление: что такое матричный коммутатор (МК)? МК – это устройство, имеющее М входов и L выходов и обеспечивающее соединение любого входа с любым выходом с помощью предварительной (программной) настройки. Настройка – установление соединений.

Условное обозначение: МК (М,L), М - входов, L – выходов (рис. 4..2).

Выходы

3

1 2 3 L

_n

1 _n 2 Q Q

2

&

T

_n

3

S R

_n

.

. …

M n Сброс

n n n n

Код настройки

Обозначение «настроенного» МК:

Выходы

1 2 3 4 5 6 7

1 1-ый вход соединен с 6-ым выходом;

2 2-ой вход соединен с 1-ым и 5-ым выходами;

3 .

4 .

5 .

5-ый вход соединен с 7-ым выходом.

Рис. 4.3. Матричный коммутатор.

Определение: ППМК – это такой ПП, в котором соединения между ОУ осуществляются с помощью МК. Размерность МК (М×L) и состав ОУ определяются по совокупности решаемых на ППМК задач. В ППМК появляются признаки универсальности, что выражается в возможности его использования для решения некоторой совокупности задач. Для рассматриваемого ниже примера ППМК такой совокупностью задач могут быть:

Y = ( a² + b² ) / ( a + c); Y₁ = ((a + b) c) / (a² + c); Y₂ = (a/c + b) / (bc + a) и т.д.

Множество таких задач ограничивается выбранным составом операционных устройств и размерностью (M×L) матричного коммутатора.

MK

ОУ 1

ОУ 2

ОУ 3

ОУ N

. . .

Вых.

ППМК

МК

БЛОК

ОУ

Y

Вых.

ППМК

Рис. 4.4. Структура ППМК.

Рассмотрим ППМК, решающий типовую задачу (рис. 4. 5):

Y = ( a² + b² ) / (а + с);

a, b, c – входные операнды;

Y - результат.

МК

a

b

c

×

¹

×

²

+

³

/

⁵

+

⁴

Y

a² b² a + c a² + b² Y

Рис. 4. 5. ППМК, «настроенный» на решение выбранной задачи.

Оценки:

1. С ложность: С_ППМК = С_ОУ + С_МК;

М = 8 (входы);

МК (М , L) = Сложность специализированного ОУ (СОУ), выполняющего одну операцию примем за

соу000000000000000000000000000000000000000000

L = 11 (выходы);

Каждый узел МК содержит n штук двухвходовых схем «И» и один триггер (возьмем самый простой – R-S триггер – С_Тр. = 4), таким образом: С_МК = (М×L) × (2n+4).

В нашем случае:

С_МК = (8×11) × (2n+4)=176n+352;

При использовании специализированных ОУ:

С_ППМК = 5×73n + С_МК = 541n + 352- для СОУ

При использовании универсальных ОУ:

С_ППМК = 676n + 352

1. Время решения задачи: Т_р.з. = 3 (t₀ + t_п.) = 3 t₀ + 3; t_п.. = 1 (т. к. сигнал от входа МК до его выхода проходит через одну схему «И»).

4.3. ПП с универсальной структурой (ППУС).

Определение: ППУС – это такой ПП, в котором соединения между операционными устройствами реализуется не на физическом, а на логическом уровне с помощью пакетной связи.

Пояснения: физический уровень – проводники связи между ОУ; логический уровень – универсальные линии, по которым передаются пакеты (командные ячейки) – совокупности нескольких слов, каждое из которых несет соответствующую смысловую нагрузку – исходные операнды, тип операции и адрес направления результата.

Командная ячейка (КЯ) – пакет из трех слов со следующим распределением функциональной нагрузки:

Операция	d 1	d 2
Операнд 1
Операнд 2

Рис. 4. 6. Формат командной ячейки.

В этой КЯ поля d 1 и d 2 – номера других командных ячеек, в которые в качестве операнда 1 (d1) или 2 (d2) направляется результат выполнения данной операции. Все вычисления (реализуемой задачи) записываются (представляются) в виде группы командных ячеек (прообраз программы в ПК). В каждый текущий момент времени реализуются те командные ячейки, в которые поступили оба операнда (1 и 2). Результаты выполнения операций этих командных ячеек подаются в другие командные ячейки качестве операндов и т.д. до получения конечного результата.

Структурная схема ППУС показана на рис. 4.7.

Операционный блок (ОБ)

(m операционных устройств)

1

2

m

Демультиплексор Командный буфер (КБ) Мультиплексор

Коман. ячейка 1

(DМS) (MS)

В ход Выход

Коман. ячейка n

(РС) (СС)

КП

Командная

память

Рис. 4. 7. Структурная схема ППУС.

Операционный блок (ОБ) – содержит «m» ОУ, каждое из которых настроено (или может выполнять) на выполнение определенной операции.

Командная память – содержит несколько групп командных ячеек, каждая из которых соответствует одной из решаемых на данном ППУС задач.

Командный буфер – память меньшего (по сравнению с КП) объема, в которой содержится группа командных ячеек, соответствующая одной решаемой в данный момент задаче.

Распределительная сеть (РС) – это специальный демультиплексор, выполняющий

две функции:

- направляет результаты из ОБ в соответствующее место командных ячеек (операнд 1 или 2);

- загружает новую группу КЯ из КП в КБ при переходе к решению другой задачи.

Селекторная сеть (СС) – это специальный мультиплексор, обеспечивающий передачу в ОБ командных ячеек, готовых к их реализации. Второй выход СС – это взаимодействие между КБ и КП в случае, если задача не умещается в КБ и требуется дополнительная передача командных ячеек из КП в КБ с передачей «отработанных» командных ячеек из КБ в КП.

Принцип действия ППУС рассмотрим на примере типовой задачи:

Y = (a² + b²) / (a + c);

a, b, c – входные операнды; Y - результат.

×	4
Вход «а»
Вход «а»

КЯ 1

×		4
Вход «b»
Вход «b»

КЯ 2

+		5
Вход «а»
Вход «с»

КЯ 3

+	5
Из ячейки 1
Из ячейки 2

КЯ 4

/	Выход
Из ячейки 4
Из ячейки 3

КЯ 5

Рис. 4. 8. Набор командных ячеек для решения данной задачи.

Результат Y, получающийся в ОБ после реализации КЯ5, передается через КБ на выход ППУС.

Оценки ППУС выполнить достаточно сложно, так как в этом случае необходимо оценить по критериям сложности и быстродействия узлы РС, СС, КП, КБ и ОБ.

Мы дадим оценки операционного блока, исходя из того, что в нем могут использоваться как специализированные ОУ (С_СОУ = 73n), так и универсальные ОУ (С_УОУ = 100n).

При использовании СОУ операционный блок содержит (для типовой задачи) четыре ОУ (2 - умножения, 1 – сложения, 1 – деления), так как реализация КЯ 4 (+) выполняется после завершения реализации КЯ 3 (+). В этом случае:

С_ОБ(СОУ) = 4*73n = 292n.

При использовании универсальных ОУ (настраиваемых на выполнение различных операций) требуется всего три УОУ, так как реализация КЯ 4 и КЯ 5 производится после завершения реализации КЯ 1, КЯ 2 и КЯ 3. В этом случае:

С_ОБ(УОУ) = 3*100n = 300n.

Таким образом, для рассмотренной задачи С_ОБ(СОУ) ≈ С_ОБ(УОУ), т.е. использование специализированных ОУ в ППУС не даёт заметного преимущества по критерию сложности и лишь снижает уровень универсальности процессора. Поэтому в ОБ ППУС целесообразно использовать универсальные операционные устройства.

Оценку времени решения задачи выполнить точно затруднительно, так как здесь нужно учитывать времена работы РС, СС, КБ и операционного блока. В общем виде:

Т_р.з. = 3·t₀ + 5·t_п.,

где t_п.– время «передачи», затрачиваемое на ввод информации в командную ячейку и передачу ее в ОБ на исполнение. Это время включает в себя задержки в блоках РС и СС, времена записи и считывания памяти КБ и представляет собой достаточно большую величину по сравнению аналогичным параметром в ППНС и ППМК. Поэтому в общем виде можно констатировать, что

Т_{р.з.ППУС} > Т_{р.з.ППМК} > Т_{р.з.ППНС}.

Проигрыш ППУС другим ПП по критерию быстродействия компенсируется высоким уровнем его универсальности.

Тема № 5

Запоминающие устройства (ЗУ).

Определение: ЗУ – одно из основных устройств вычислительной машины предназначено для приема, хранения и выдачи информации: команд программы и операндов (исходных данных, промежуточных и окончательных результатов).

К ЗУ предъявляются повышенные требования:

• по емкости и скорости работы;

• по стоимости изготовления;

а к ЗУ в составе управляющих (бортовых) ЭВМ предъявляются еще более высокие требования:

• по габаритным размерам и массе;

• по надежности;

• по потребляемой мощности (космос);

• по устойчивости к дестабилизирующим воздействиям: температурным, механическим, проникающей радиации и т.п.

Классификация: ЗУ принято классифицировать по трем основным признакам:

1. по назначению;

2. по физическим принципам построения;

3. по способам доступа к информации.

1. По назначению:

1.1. Сверхоперативные ЗУ (СОЗУ, буферные ЗУ, КЭШ);

1.2. Оперативные ЗУ (ОЗУ);

1.3. Постоянные ЗУ (ПЗУ):

1.3.1. Программируемые в процессе изготовления (масочные);

1.3.2. Однократно программируемые пользователем (ППЗУ);

1.3.3. Многократно программируемые пользователем - репрограммируемые (РПЗУ):

1.3.3.1. Со стиранием электрическим сигналом (РПЗУ-Э);

1.3.3.2. Со стиранием ультрафиолетовым излучением (РПЗУ-УФ).

1.4. Внешние ЗУ;

1.5. Архивные ЗУ.

2. По физическим принципам построения:

2.1. Полупроводниковые ЗУ;

2.2. ЗУ на движущемся магнитном носителе:

2.2.1. ЗУ на магнитном диске;

2.2.2 ЗУ на магнитной ленте;

2.3. ЗУ на магнитных материалах с прямоугольной петлёй гистерезиса (для бортовых ЭВМ);

2.3.1. На тороидальных сердечниках;

2.3.2. На ферритовых платах;

2.3.3. На многоотверстных элементах;

2.4. На цилиндрических магнитных доменах (для бортовых ЭВМ);

2.5. На оптических дисках;

3. По способу доступа к информации:

3.1 Адресные:

3.1.1. С последовательным доступом;

3.1.2. С циклическим доступом;

3.1.3. С произвольным доступом (выборкой);

3.2 Стековые;

3.3 Ассоциативные.

5. 1. Характеристики ЗУ и способы их задания.

Основные характеристики ЗУ можно разделить (условно) на 5 групп:

1. Вычислительные;

2. Надежностные;

3. Массогабаритные и энергетические;

4. Характеристики устойчивости к дестабилизирующим воздействиям;

5. Обобщенные.

1. Вычислительные характеристики

1.1. Емкость ЗУ – максимальное количество информации, которое может храниться в ЗУ одновременно. Эта характеристика может быть задана несколькими способами:

1.1.1. Q – бит или байт – общая ёмкость ЗУ;

1.1.2. N×n – количество слов по n-разрядов каждое (n – ширина доступа к ЗУ);

1.1.3. Q=Q_полезн+Q_служ – при наличие избыточности информации для повышения надежности хранения;

2. Скоростные характеристики:

2.1. Время обращения к ЗУ (время доступа – минимальное время необходимое для записи или считывания слова по определенному адресу – t­_обр (для адресных ЗУ с произвольным доступом));

2.2. Скорость записи или считывания информации – V [бит/с] (для ЗУ с блочным хранением информации).

3. Надежностные характеристики:

3.1. P(t) – вероятность безотказной работы ЗУ за период t;

3.2. Т_о – наработка на отказ – среднее время между отказами;

3.3. Т_с – наработка на сбой – среднее время между сбоями.

4. Массогабаритные и энергетические характеристики:

4.1. Габаритные размеры;

4.2. V – физический объем (дм³, л);

4.3. G – масса (кг);

4.4. Потребляемая мощность:

4.4.1. W_xp – в режиме хранения;

4.4.2. W_зп/сч – в режимах записи или считывания информации;

5. Характеристики устойчивости к дестабилизирующим воздействиям задаются в виде

допустимых диапазонов изменения:

5.1. Рабочих температур (^оС);

5.2. Механических воздействий (линейная нагрузка, вибрация, удары);

5.3. Уровней ионизирующего облучения;

5.4. Изменения питающих напряжений;

5.5. Периодов отключения питания.

6. Обобщенные характеристики:

6.1 Удельная пропускная способность:

W_ЗУ = Q/(G ·t_выб) [бит/(кг·с)];

6.2. Удельная плотность хранения:

ω = Q/V [бит/см³]; V – физический объем ЗУ;

6.3. Удельная стоимость хранения:

S = C/Q [руб./бит]; С – стоимость ЗУ [руб.].

Эта группа характеристик наиболее информативна; может использоваться для сравнительного анализа различных ЗУ.

4.2. Структура адресного ЗУ с произвольным доступом (с произвольной выборкой).

В настоящее время получили наибольшее распространение полупроводниковые адресные ЗУ с произвольной выборкой. В такие ЗУ каждый элемент запоминания – n-разрядное слово – имеет свой номер, свой адрес. Разрядность этого слова – n определяет так называемую ширину выборки данного ЗУ.

Структурная схема адресного ЗУ представлена на рис. 1 и состоит из пяти узлов:

- запоминающая среда (ЗС) обеспечивает непосредственное хранение (причем и выдачу) информации и структурирована как N слов разрядностью n каждое. Общий объем информации, хранимой в ЗС – Q = N·n;

- регистр адреса (Р­­г. А) обеспечивает приём и временное хранение двоичного кода номера (адреса) выбираемого в данный момент слова. Обычно N = 2^к.

- дешифратор адреса (ДША) имеет к входов и 2^к выходов, подключенных к адресным шинам запоминающей среды (ЗС).

- регистр числа (Рг. Ч) выполняет роль выходного регистра в режиме считывания и роль входного регистра в режиме записи. Такой регистр имеет дополнительные цепи приема информации от двух источников: от разрядных шин запоминающей среды и от шины данных ВМ, а также дополнительные цепи выдачи информации на два направления: на разрядные шины запоминающей среды и на шину данных ВМ. Таким образом, каждый разряд Рг. Ч помимо триггера содержит еще четыре двухвходовые схемы И и две двухвходовые схемы ИЛИ. Сложность такого регистра при использовании тактируемого D-триггера можно оценить следующим образом:

С = (С_тр+С_и+С_или)n = (8+8+4)n = 20n;

- схема управления обеспечивает формирование функциональных сигналов при работе ЗУ в режимах хранения, записи и считывания при поступлении на ее входы внешних сигналов управления.

Оценка ЗУ (без схемы управлеия) по критериям сложности и быстродействия:

С_ЗУ = С_Рг.А + С_ДША + С_ЗС + С_Рг.Ч = 8·К + К·2^к + 4·2^к ·n + 20·n =

=N·(log₂N+4·n) + 8·log₂N + 20·n; (k = log₂N; N = 2^k);

T_max = t_Рг.А + t_ДШ + t_зс + t_Рг.Ч = 2 + 1 + 2 + 4 = 9.

1

1

Запоминающая

Среда

(ЗС)

0

1

2

2

Сх. упр. Упр. упрупр.

2^к-1

к

к

Зп/Сч Пуск РВ

n

2

1

Сигналы управления

Рг. Ч

А дрес

n

2

1

Адресные шины

Обозначения:

Pг.A – к-разрядный регистр адреса выбираемого числа;

ДША – к-входовой дешифратор адреса, имеет 2^к выходов, каждый из которых соответствует одному из 2^к n-разрядных слов запоминающей среды;

Pг.Ч – n-разрядный регистр числа (считываемого или записываемого в ЗС слова);

ЗС – запоминающая среда емкостью Q=n·2^k с организацией 2^k × n-разрядных слов (n-ширина выборки ЗУ);

Сх. Упр. – схема управления, формирующая сигналы переключения режимов работы ЗУ: запись/считывание (Зп/Сч.), пуск, разрешение выборки (РВ).

Рис. 5. 1. Структурная схема адресного ЗУ.

5. 2. Матрицы запоминающих элементов.