Московский Государственный Авиационный Институт

( Технический Университет )

_____

кафедра 403

Расчётно-пояснительная записка

К курсовой работе по дисциплине

«Вычислительные системы и микропроцессорная техника»

Выполнял

студент группы 04-409: ______________ Кувшинов И.А.

Консультировал ______________ Щеглов А.В.

Москва

2001

Задание на курсовое проектирование:

Вариант №74

На устройство по шине А{1:8} побайтно приходят два 32-разрядного кода: сначала все байты первого кода, затем второго. Определить номера самого старшего и самого младшего разрядов кодов, где произошло их совпадение .

Уточнение задания

Первоначальной формулировки задания на курсовое проектирование явно недостаточно. Определение номеров разрядов требует дополнительной информации. Представим задание на проектирование в виде функциональной схемы и эпюр напряжения, изображённых на рисунке:

примем, что источник входного кода гарантирует правильность выставленной информации во время действия стробирующего импульса СТРОБ, а само устройство подтверждает выдачу кода числа единичных символов генерацией импульса считывания УСЧИТ

тактовая синхронизация последовательности импульсов – внешняя

примем, что выходной код – двоичный позиционный код, численный эквивалент которого равен числу единичных символов 32-разрядного кода. Легко заметить, что максимальное число «единиц», равное 32, потребует формирования шестиразрядного выходного кода В{5:0} и такого же С{5:0}

A{1:8} МЛ{5:0}

F

СТ{5:0}

СТРОБ УСЧИТ

Алгоритм функционирования устройства

Операционное описание

Составим соответствующему алгоритму операционное описание синтезируемого устройства.

Микропрограмма EVG1;

Переменные

входные: A{32:1}, СТРОБ;

внутренние: РГМ{СЧ,8:1}, РГА{32:1},

РГВ{32:1}, СЧ{5:0}, TR;

выходные: МЛ{5:0} = СЧ{5:0},

CТ{5:0} = СЧ{5:0}, УСЧИТ;

Признаки:

Р1 =  СТРОБ;

Р2 = СЧ{5:0} == 8;

Р3 = СЧ{5:0} == 33;

Р4 = TR == 0;

P5 = (РГА{1} mod2 РГВ{1}) == 1;

Описание выводов:

РГМ{7:0,8:1} = РГВ{32:1}. РГА{32:1};

DMX{СЧ, 8:1} = DMX( A{8:1}. СЧ{5:0});

Процедура

М1 УН1: СЧ:=0;

М2 если Р2, то М4;

М3 если Р1, то М3;

УЗАП1: РГМ{СЧ, 8:1}:= А

УСЧ1: СЧ := СЧ + 1;

идти к М2;

М4 УН2: TR := 0;

УЗАП2: СЧ := 1;

М5 если Р3, то М8;

если Р5, то М7;

если Р4, то М6;

УЗП1: СТ := СЧ;

идти к М7;

М6 УЗП1: СТ := СЧ;

УЗП3: МЛ := СЧ;

УTR: TR: = 1;

М7 УСДВ1: РГА := 0.РГА{32:2};

УСДВ2: РГВ := 0.РГВ{32:2};

УСЧ1: СЧ := СЧ + 1;

идти к М5;

М8 УСЧИТ: ;

конец.

Анализ микропрограммы показывает, что сигналы УЗАП1 и УСЧ1 , УН2 и УЗАП2, УЗП1 и УЗП3 и УTR , УСДВ1 и УСДВ2 и УСЧ1 – эквивалентны и их можно заменить соответственно: УЗАП1, УЗП1, УЗП2, УЗП3, УСДВ.

Микропрограмма EVG2;

Переменные

входные: A {8:1}, СТРОБ;

внутренние: РГА{32:1}, РГВ{32:1}, СЧ{5:0}, TR;

выходные: МЛ{5:0} = СЧ{5:0},

CТ {5:0} = СЧ {5:0}, УСЧИТ;

Признаки:

Р1 =  СТРОБ;

Р2 = СЧ{4};

Р3 = СЧ{6}&СЧ{1};

Р4 = TR;

P5 = (РГА {1} mod2 РГВ {1});

Описание выводов:

РГМ{7:0,8:1} = РГВ{32:1}. РГА{32:1};

DMX {СЧ, 8:1} = DMX (A {8:1}. СЧ{5:0});

Процедура

М1 УН1: СЧ:=0;

М2 если Р2, то М4;

М3 если Р1 то М3;

УЗАП1: РГМ {СЧ, 8:1}:= А, УСЧ1: СЧ:= СЧ + 1;

идти к М2;

М4 УЗП1: TR: = 0, СЧ: = 1;

М5 если Р3, то М8;

если Р5, то М7;

если Р4, то М6;

УЗП2: СТ := СЧ;

идти к М7;

М6 УЗП2: СТ := СЧ, УЗП3: МЛ := СЧ, TR := 1;

М7 УСДВ: РГА := 0.РГА{32:2}, РГВ := 0.РГВ{32:2}, УСЧ1: СЧ:=СЧ + 1;

идти к М5;

М8 УСЧИТ: ;

конец.

Функциональная схема операционного автомата, составленная в соответствии с микропрограммой EVG 2

УА может быть построен как с жёсткой логикой так и с программируемой логикой. Рассмотрим оба варианта реализация.

Управляющий автомат с жёсткой логикой

УА с жёсткой логикой реализуется в виде классического конечного автомата, либо в виде распределителя импульсов. Конечный автомат может быть построен и как автомат Мура, и как автомат Мили.

Ниже построены граф-схемы алгоритмов для автоматов Мура и Мили, соответствующие микропрограмме EVG2 . Рядом расположены графы переходов.

Алгоритм и граф для автомата Мура

Граф для автомата Мура

Блок-схема алгоритм автомата Мура

Алгоритм и граф для автомата Мили

УА с программируемой логикой

Составим каноническую форму микропрограммы синтезируемого операционного устройства в виде таблицы:

Номер	Метка	Управляющие сигналы	Переход
0	М1	УН1
1	М2		если Р2, то М4
2	М3		если Р1, то М3
3		УЗАП1, УСЧ1
4			идти к М2
5	М4	УЗП1
6	М5		если Р3, то М8
7			если Р5, то М7
8			если Р4, то М6
9		УЗП2
10			идти к М7
11	М6	УЗП2, УЗП3
12	М7	УСДВ, УСЧ1
13			идти к М5
14	М8	УСЧИТ
15			конец

Формат команды с естественной адресацией имеет вид:

0

УН1

УЗАП1

УСЧ1

УЗП1

УЗП2

УЗП3

УСДВ

УСЧИТ

-

-

1

ХР1

ХР2

ХР3

ХР4

Р5

А4

А3

А2

А1

А0

1 2 3 4 5 6 7 8 9 10 11

Кодовое выражение для УА с естественной адресацией:

Адрес	Разряды микрокоманд
00000	0	1	0	0	0	0	0	0	0	0	0	0	0	М1
00001	1	0	1	0	0	0	0	0	0	0	1	0	1	М2
00010	1	1	0	0	0	0	0	0	0	0	0	1	0	М3
00011	0	0	1	1	0	0	0	0	0	0	0	0	0
00100	1	0	0	0	0	0	0	0	0	0	0	0	1
00101	0	0	0	0	1	0	0	0	0	0	0	0	0	М4
00110	1	0	0	1	0	0	0	0	0	1	1	1	1	М5
00111	1	0	0	0	0	1	0	0	0	1	1	0	0
01000	1	0	0	0	1	0	0	0	0	1	0	1	1
01001	0	0	0	0	0	1	0	0	0	0	0	0	0
01010	1	0	0	0	0	0	0	0	0	1	1	0	0
01011	0	0	0	0	0	1	1	0	0	0	0	0	0	М6
01100	0	0	0	1	0	0	0	1	0	0	0	0	0	М7
01101	1	0	0	0	0	0	0	0	0	0	1	1	0
01111	0	0	0	0	0	0	0	0	1	0	0	0	0	М8
10000	1	0	0	0	0	0	0	0	0	0	0	0	0

1 2 3 4 5 6 7 8 9 10 11 12 13

В случае принудительной адресации некоторые строки можно объединить: УА с принудительной адресацией
Номер	Метка	Управляющие сигналы	Переход
0	М1	УН1
1	М2		если Р2, то М4
2	М3		если Р1, то М3
3		УЗАП1, УСЧ1	идти к М2
4	М4	УЗП1
5	М5		если Р3, то М8
6			если Р5, то М7
7			если Р4, то М6
8		УЗП2	идти к М7
9	М6	УЗП2, УЗП3
10	М7	УСДВ, УСЧ1	идти к М5
11	М8	УСЧИТ	конец

Формат команды с принудительной адресацией имеет вид:

УН1

УЗАП1

УСЧ1

УЗП1

УЗП2

УЗП3

УСДВ

УСЧИТ

ХР1

ХР2

ХР3

ХР4

ХР5

А3

А2

А1

А0

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17