Реализация данной функции: b, c

t

a

&

τ₃₁

α1 t

b

1

f τ₃₁ t

t

_ τ₃₁

a

&

τ₃₂

t

α2 f

c t

ложное значение

где τ₃₁ и τ₃₂ время задержки на первом и втором элементе, причём τ₃₁ < τ₃₂ . При переходе от набора <a,b,c>=<1,1,1> к набору <0,1,1> из-за разных задержек в элементах, на выходе возникает ложное значение f(a,b,c)=0 вместо f=1.

Неодновременные изменения выходных сигналов логических элементов при одновременном изменении сигналов на их входах называется состязаниями логических элементов. Состязания называются критическими, если они приводят к появлению ложных значений выходных сигналов, и не критическими – в противном случае. Для борьбы с состязаниями, необходимо в диаграммах Карно склеивать все соседние единицы. Например, если для выше приведённых функций добавить конъюнкцию bc , выполнив операцию склеивания всех соседних единиц (смотри диаграмму Карно функции на рис. 2.21.), то ложный сигнал f=0 на выходе исчезнет. Таким образом, реализация F= a b + c + b c; позволяет устранить критические состязания, происходящие из-за изменения переменной а.

F b

	1	1
a(		1	1

с

Рис. 2.21.

2.9.1 Порядок синтеза комбинационных схем.

1. Формулировка задания на проектирование комбинационной схемы.

2. Построение таблиц истинности.

3. Получение совершенных нормальных форм (СНФ): совершенной дизъюнктивной нормальной формы (СДНФ) и совершенной конъюнктивной нормальной формы (СКНФ).

4. Получение минимальных нормальных форм: минимальной нормальной дизъюнктивной формы (МДНФ) и минимальной конъюнктивной нормальной формы (МКНФ).

5. Преобразование минимальных нормальных выражений к форме, удобной для реализации с учётом характеристик элементной базы.

В случае необходимости следует:

а) учесть нагрузочную способность;

б) получить скобочную форму, учитывающую ограничения на число входов;

в) получить выражения, свободные от логических состязаний;

г) получить выражения в базисе выбранных логических элементов, например, преобразовать МДНФ или МКНФ в штрих Шеффера или стрелку Пирса, при использовании элементов «И-НЕ», «ИЛИ-НЕ»;

д) система функций должна реализовываться совместно.

2.9.2 Элементы «И», «ИЛИ», «НЕ».

Элемент «И» Элемент «ИЛИ» Элемент «НЕ»

1

1



Функции «И», «ИЛИ», «НЕ» образуют расширенный булевский базис, поэтому выражения для МДНФ или МКНФ могут использоваться сразу для построения схем. В случае отсутствия элементов с нужным числом входов, может потребоваться преобразование МДНФ или МКНФ к скобочному виду.

2.9.3 Элементы «И-НЕ», «ИЛИ-НЕ».

Элемент «И-НЕ» Элемент «ИЛИ-НЕ»

a

&

1

a F= a↓ b

F=a/b

b b

Запишем основные соотношения для штриха Шеффера и стрелки Пирса:

__ _ _

a / b = a b = a + b;

___ _ _

a↓ b = a v b = a b

Штрих Шеффера и стрелка Пирса функционально полны, поскольку:

___ _ _

a b = a / b = a ↓ b;

_ _ ___

a + b = a / b = a ↓ b.

_ __

a = a a = a / a.

&

_

a

a

_ __

a = a 1 = a / 1

&

a _

+ E a

_ ___

a = a + a = a ↓ a

1

_

a

a

_ ____

a = a + 0 = a ↓ 0

a _

a

Штрих Шеффера и стрелка Пирса не являются ассоциативными операциями, то есть:

a / (b / c) a / b / c (a / b) /c;

a ↓ (b ↓ c) a ↓ b ↓ c (a ↓ b) ↓ c.

При реализации функций на элементах «И-НЕ», «ИЛИ-НЕ» после получения минимальных форм МДНФ и МКНФ, их необходимо представить в базисе «штрих Шеффера» и «стрелка Пирса».

Пример 2.11.

Преобразование функции в «штрих Шеффера»:

;

в «стрелку Пирса»:

Общее отрицание на элементе «ИЛИ-НЕ» может быть реализовано одним из вышеприведённых методов,

или

.

Чтобы не усложнять итоговое выражение, в дальнейшем отрицания переменных и общее отрицание будем сохранять.

Пример 2.12.

Преобразование функции в «штрих Шеффера»:

в «стрелку Пирса»:

При ограничении на число входов необходимо предварительно получить скобочную форму.

Пример 2.13.

Реализовать на двухвходовых элементах «И-НЕ»

Схема, реализующая эту функцию, изображена на рис. 2.22.

рис. 2.22.

2.9.4. Элементы И-ИЛИ-НЕ.

В
число элементов микросхем различных серий входят элементы И-ИЛИ-НЕ (рис. 2.23):

а) элемент 2-3-2-3И-4ИЛИ-НЕ без дополнительных выходов для подключения расширителей по И; б) элемент 4-4И-2ИЛИ-НЕ с дополнительными выходами; в) расширитель по И ТТЛ серии. Они могут иметь входы для получения дополнительных схем И (расширитель по И).

Прежде чем определить порядок синтеза логических схем на этих элементах, решим следующую частную задачу.

Пример 2.14.

На элементах 2-2И-2ИЛИ-НЕ реализовать функцию F, заданную диаграммой Карно:

Решение:

1. Получим МДНФ отрицания функции F.

1. Реализуем всё, что можно реализовать на данном элементе.

1. Реализуем на выбранном элементе функцию , повторив шаги 1 и 2.

Окончательно получим схему для реализации функции F.

Сформируем общий порядок синтеза схем на элементах И-ИЛИ-НЕ с учётом ограничений на число входов элементов.

1. Получить ДНФ отрицания исходной функции F.

2. Реализовать то, что можно реализовать на данных логических элементах. Оставшиеся нереализованными части рассматриваются, как новые функции, над которыми производятся такие же действия, как и над основной.

3. Повторять шаги 1 и 2 до тех пор, пока не реализуем всю функцию на заданных интегральных микросхемах.

2.10. Цифровые устройства на программируемых БИС с матричной структурой.

2.10.1. Матричная реализация булевых функций.

В качестве функциональных узлов БИС, ориентированных на реализацию логических функций, широко используются так называемые матричные схемы. Они представляют собой ортогональную решётку, в узлах которой включены элементы с односторонней проводимостью (ЭОП). В качестве таких элементов используются диоды, биполярные и МОП транзисторы и т.д.

Р
ассмотрим матрицу М₁ (Рис. 2.24.), в которой ЭОП является диод:

Такая матрица по каждому из своих выходов р₁,р₂,р₃,р₄,р₅ реализует конъюнкцию входных переменных х₁,х₂,х₃,х₄:

Рассмотрим матрицу М₂ (Рис. 2.25.), в которой ЭОП является биполярным транзистором.

Такая матрица по каждому из своих выходов у₁, у₂, у₃ реализует функции «ИЛИ» входных переменных p₁, р₂, р₃, р₄, p₅.

С
оединяя матрицы М1 и М2 так, как показано на рис. 2.26. можно реализовать на выходах у₁, у₂, у₃ полученной структуры следующие ДНФ входных переменных х₁, х₂, х₃, х₄:

П
остроение схем с матричной структурой сводится к определению точек пересечения шин, где должны быть включены ЭОП, и настройке (программированию) матриц - установке ЭОП в найденных точках.

По способу настройки (программированию) различают матрицы настраиваемые (программируемые) 1) на заводе изготовителе, 2) пользователем и 3) репрограммируемые (многократно настраиваемые).

Матрица первого типа называется масочными (М-типа), второго типа – программируемыми (П-типа) и третьего типа – репрограммируемыми (Р-типа).

В М-матрицах соединение ЭОП с шинами осуществляется на заводе изготовителе один раз с помощью специальных масок, используемых для металлизации определённых участков БИС. После изготовления БИС полученные соединения не могут быть изменены. БИС М–типа дороги, так как стоимость масок - шаблонов очень высока.

П -матрицы поставляются потребителю не настроенными и содержащими ЭОП в каждой точке пересечения их шин. Настройка сводится к удалению (отключению) некоторых ненужных ЭОП. Физически процесс настройки осуществляется различными способами, например, путём пропускания серии импульсов тока большой амплитуды через соответствующий ЭОП и разрушения плавкой перемычки, включённой последовательно к этим ЭОП. Таким образом, П–матрицы программируются однократно потребителем.

Р-матрицы позволяют осуществлять программирование многократно. Повторное программирование выполняется электрическим способом для каждого ЭОП после стирания всего содержимого матриц под действием ультрафиолетового (рентгеновского) облучения или электрическим способом.

Сложность реализации булевых функций принято оценивать суммарной информационной ёмкостью (площадью) матриц S(M):

S(M)=S(M₁)+S(M₂)=2*s*q+q*t, где s – число входов матрицы М₁, q – число выходов матрицы М₁ (число вертикалей, промежуточных шин), t – число выходов матрицы М₂ и структуры в целом.

Для лучшего использования ёмкости при реализации булевых функций необходимо представлять их в минимальной ДНФ. Для нашего случая информационная ёмкость равна: S(M)=2*4*5+5*3=55.

2.10.2. Программируемые логические матрицы (ПЛМ).

ПЛМ представляет собой функциональный блок, созданный на базе полупроводниковой технологии и предназначенный для реализации логических схем цифровых устройств. В зависимости от внутренней организации программируемые логические матрицы можно разделить на ПЛМ комбинационной логики и ПЛМ с памятью.