44935 (Микропроцессор AonZ80), страница 2

M1 Machine Cycle 1 - Машинный цикл 1

Трехстабильный выход. Активный уровень - низкий. указывает, что в текущем машинном цикле происходит чтение кода операции из памяти. При считывании кода операции вида CB, ED, DD, FD вырабатывается еще один для считывания второго байта кода операции, т.е. сигнал активизируется дважды.

также активизируется вместе с сигналом в цикле подтверждения прерывания.

MREQ Memory Reguest-Запрос памяти

Трехстабильный выход. Активный уровень - низкий. Сигнал запроса памяти указывает системе, что на адресной шине установлен адрес для операции чтения памяти или записи в память.

IOREQ Input/Output Reguest-Запрос ввода-вывода

Трехстабильный выход. Активный уровень - низкий. Сигнал указывает, что шина адреса содержит адрес внешнего устройства для операции ввода или вывода. Кроме того, сигнал генерируется также совместно с сигналом Ml в цикле подтверждения прерывания. Тем самым устройству, запросившему прерывание, указывается, что вектор прерывания может быть помещен на шину данных.

RD Read-Чтение

Трехстабильный выход. Активный уровень - низкий. Сигнал указывает, что ЦП выполняет цикл чтения данных из памяти или устройства ввода-вывода. Адресованное устройство ввода-вывода или память должны использовать этот сигнал для стробирования подачи данных на шину данных (ШД).

WR Write - Запись

Трехстабильный выход. Активный уровень - низкий. Сигнал указывает, что процессор выдает на ШД данные, предназначенные для записи в адресованную ячейку памяти или устройство вывода.

RFSH Refresh - Регенерация

Выход. Активный уровень - низкий. Сигнал указывает, что младшие 7 разрядов шины адреса содержат адрес регенерации для динамической памяти и текущий сигнал может использоваться для восстановления информации. В данной схеме этот сигнал не используется.

HALT Halt State - Состояние останова

Выход. Активный уровень - низкий. Сигнал указывает, что ЦП выполняет команду останова программы и ожидает маскируемое либо немаскируемое прерывание, чтобы завершить эту команду и начать обработку подпрограммы прерывания. В состоянии останова ЦП выполняет холостые команды для обеспечения процесса регенерации памяти. В данной схеме этот сигнал не используется.

WAIT Wait - Запрос ожидания

Вход. Активный уровень - низкий. Сигнал указывает ЦП, что адресованная ячейка памяти или устройство ввода-вывода еще не готово к передаче данных. ЦП генерирует состояние ожидания (холостые такты, в которых не происходит никаких изменений с ЦП) до тех пор, пока активен этот сигнал. С помощью этого сигнала с ЦП могут синхронизироваться ЗУ и устройства ввода-вывода практически любого быстродействия. также может использоваться при отладке для реализации пошагового режима. В данной схеме этот сигнал не используется. С помощью резистора R20 на нем задается постоянно высокий уровень (лог. 1).

INT Interrupt Request — Запрос прерывания __

Вход. Активный уровень - низкий. Сигнал , формируемый устройством ввода-вывода, анализируется в конце выполнения текущей команды. Запрос учитывается, если триггер прерываний (IFF1), управляемый программно, установлен в состояние «разрешить прерывание», и не активен сигнал .

NMI Non Maskable Interrupt - Немаскируемый запрос прерывания

Вход, запускаемый отрицательным фронтом. Фронт запуска активизирует внутренний триггер . Линия имеет более высокий приоритет, чем и всегда распознается в конце выполнения текущей команды, независимо от состояния триггера разрешения прерываний. автоматически производит перезапуск (рестарт) ЦП с адреса 66Н. Содержание счетчика команд (адрес возврата) автоматически сохраняется во внешнем стеке. Таким образом, пользователь может возвратиться к прерванной программе.

В данной схеме этот сигнал не используется. С помощью резистора R20 задается постоянно высокий уровень (лог. 1).

RESET Reset - Сброс

Вход. Активный уровень - низкий. Сигнал имеет самый высокий приоритет и приводит ЦП в начальное состояние:

— сброс счетчика команд PC = 0000Н;

— очистка регистров I и R;

— установка режима прерываний IMO.

Для корректного сброса сигнал должен быть активен не менее 3-х периодов тактовой частоты. В это время адресная шина и шина данных находятся в высокоимпедансном состоянии, а все выходы сигналов управления неактивны.

BUSRQ Bus Request — Запрос доступа к шине

Вход. Активный уровень - низкий. Сигнал имеет более высокий приоритет, чем и анализируется в конце - каждого машинного цикла. Он делает запрос ЦП на перевод всех его шин в высокоимпедансное состояние для того, чтобы другие устройства смогли управлять этими шинами (например, при прямом доступе к памяти). Если активизирован сигнал , то ЦП переводит шины в высокоимпедансное состояние, как только завершен текущий машинный цикл. В данной схеме этот сигнал не используется. С помощью резистора R20 на нем задана лог. 1.

BUSAK Bas Acknowledge — Предоставление доступа к шине

Выход Активный уровень - низкий. Если был активизирован сигнал , то ЦП переводит свои шины в высокоимпедансное состояние, как только завершен текущий машинный цикл. После этого ЦП активизирует сигнал , который сообщает запрашивающему устройству, что шины адреса и данных, а также трехстабильные сигналы управления находятся в высокоимпедансном состоянии, и внешнее устройство может ими управлять. В данной схеме этот сигнал не используется.

С Clock — Такт

Вход для однофазной тактовой синхронизации. При управлении от TTL-схемы, вход дополнительно подключается к линии +5V через внешнее сопротивление 330 Ом.

U_cc- «плюс» источника питания;

GND - потенциал «земли».

Постоянная память

ПЗУ - постоянное запоминающее устройство. На практике существует большое количество версий и их модификаций. Все они в соответствии с занимаемым объемом используют следующие ПЗУ:

2764 (аналог К573РФ4, К573РФ6) - 8 кБайт

27128 - 16 кБайт

27256 (аналог К573РФ7) - 32 кБайт

27512 - 64 кБайт

Постоянное ЗУ - ROM (Read Only Memory) предназначено для хранения последовательности команд и данных, необходимых для работы ЦП. Микропроцессор формирует адрес текущей команды, обращаясь к ПЗУ по шинам адреса и управления. Код считанной команды по шинам данных поступает в МП, затем дешифруется им, автоматически определяется длина команды (количество дополнительных считываний из ПЗУ и записи в ЦП). По полученным данным рассчитывается адрес следующей команды, по которому ЦП будет обращаться после выполнения текущей команды. Цикл работы ЦП повторяется, из ПЗУ считываются все новые и новые команды, ЦП выполняет циклы и ветвления, реализуя сложный алгоритм работы АОНа, часто называемый на практике версией.

Информация в ПЗУ записывается на специальном оборудовании — программаторе. ПЗУ допускают многократную запись в них новой информации, предварительно удалив старую с помощью ультрафиолетового потока лучей, направленного через окно в корпусе ИМС на полупроводниковый кристалл. Элементом памяти в таких микросхемах является полевой транзистор с плавающим затвором. Эти транзисторы под воздействием программирующего напряжения способны записать электрический заряд под затвором и сохранять его там много тысяч часов без напряжения питания.

Все они имеют 28 контактов, но по мере увеличения информационной емкости в микросхеме добавляются новые адресные входы. Поэтому эти микросхемы, хотя и повторяют друг друга, все же не являются аналогами. Отличие между всеми типами ПЗУ состоят в функциональном использовании 26 и 27 выводов. Большинство печатных плат традиционно разведены под I2764, в то время как основные версии рассчитаны на I2756 и I27512. При установке такого ПЗУ необходимо установить связи в соответствии с приведенными схемами.

Обращение к ПЗУ в схеме АОНа происходит при следующих значениях управляющих сигналов:

Временная память

ОЗУ - оперативное запоминающее устройство (RAM - Random Acces Memory).

Реализована на ИМС КМОП-структуры типа К537РУ10 (I6216) или К537РУ17 (I6264).

Служит для временного хранения данных и констант. Показания часов, будильников, номера звонивших абонентов. Ваша записная книжка, изображение на индикаторе, программные счетчики, флаги, точки прерывания работы МП - вот неполный список информации, которая заносится в ОЗУ в процессе работы.

Таймер

Таймер реализован на БИС типа КР580ВИ53, управление его работой осуществляется на микросхеме К555ЛЛ1 (элементы D8.2, D8.3).