Популярные цифровые микросхемы, страница 8

19. Усилители в микросхемах ИПб и ИП7 имеют входные пороги как у триггера Шмитта. Недостаток ДНШУ этих микросхем в тоьх, что возможен прием недопустимого и опасного сигнала управления ЕО,=Н и ЕО,=В, когда оба усилителя в канале открыты. Дли микросхемы ИП6 ток потребления 1, =28 мА, если на о выходах напряжение низкого уровня и 33 мЛ, когда все выходы разомкнуты.

Для микросхемы ИП7 аналогичные токи равны 40 мА и 43 мА. Время задержки выключения от низкого уровня к разомкнутому состоянию 2 составлиет 35 нс, 3 — 788 33 шелия ЕО подать напря1кения низкого уровня, канал будет передавать данные слева направо через РР!.1 (рнс. 1.17, б), поскольку выход нижнего по схеме усилителя РР1,2 разомкнут. При напрюкении высокого уровни ЕО=В входом станет вывод В.

Данные можно передавать по проводнику шины дааных справа налево через РР1.2 (рис. !.17,о). Выход элемента РР1.1 окажется разомкнутым. Противофазные входы ЕО, и ЕО„микросхемы К531АП4 позволяют использовать ее как четыре ДНШУ. Для микросхемы К53! АПЗ между входами ЕО„н ЕО, для такого режима потребуетси включить иивертор.

Микросхема К666АП6 (рнс„1.16, в) содержит восемь ДНШУ с треви состояивями выходов: два входа разрешения Елв(переключение направления каналов) и ЕО (перевод выхода капала а состояние 2). У микросхемы нет недопустимых сигналов управления (см. табл. 1.1О). 5155 И 55 5555й55 5155Л07 Ра 5) Рис. 1.18. Двунаправленные шинные усилителе Она потребляет ток 90 мА, когда на всех входах присутствует напряжение низкого уровня, н 96 мА, если выходы каналов переведены в разомкнутое состояние 2. Время задержки выключения в состояние Е составляет 60 .40 нс.

1.6, СХЕМОТЕХНИКА ЭЛЕМЕНТОВ Й, ЙЛИ, И/ЙЛИ Микросхемы ТТЛ построены на биполярных транзисторах, базы которых должны получать насыщающий ток относительно заве ~- леаных змиттеров. Другими словами, иа биполярных транзисторах слож- 64 Та блица 1.10. Состонния ДПШУ в микросхеме К555АП6 Та блица 1.9. Состояния ДПШУ в микросхемах К!55ИП6 и К!55ИПТ Выход Выход Взад Вход ипт ииб "п вп Вп АВ ьо ьо Н ! Н ~Вход ~В=Л~Вход(В=А Вход ~Н ~Е ~Е ~г ~К Н ~ В ~ Недопустимо~ Недопустимо В ~ В ! А=В~ Вход~А=В! Вход В=А В Вход ого п 2"ь и з(йбтв!У)( .РР(ТРИЯг а) ф рнс.

!.19. Двухвходозые логические элементы И (а), ИЛИ (б) и таблица их состояний (в) 3* 65 но спроектировать схему логического элемента, где транзисторы вклю. чены последовательно, столбшсом (сравните с включением полевых транзисторов, см. рис. 2.8,а), которые управляются не входным током, а входными напряжениями. Эта схемотехническая особенность усложняет логвческий элемент ИЛИ.

Чтобы в определенной последовательности изучать схемотехнику элементов ТТЛ, составим таблицу функций И, Й, ИЛИ, ЙЛИ. Простейший вариант здесь — функции двух логических входов А и В. Каждая переменная А н В на рис. 1.19 моделируется электронным кл!очом, который можно замкнуть или разомкнуть. Если ключи соединить параллельно, получим логйку ИЛИ, так как ток в цепи появится, когда замкнут нли ключ А, или ключ В. Когда ключи соединены последовательно, столбиком, они работают по логике И: ток в цепи появится, если замкнуты оба контакта; и А, н В.

Если активными входными сигналами считать замыкание ключей А и В и назвать зто событие логической 1, последовательно перебирая состоявия этих ключей, можем' составить таблицу входных и выходных данных как для элементов И, так и для элемента ИЛИ (рис. 1.19, в). Нз выходах этвх элементов логическая 1 соответствует напряжению высокого уровня В, а логический 0 — низкого Н. Нетрудно видеть, что при последовательном соединении ключей А и В (рнс. 1.19, а), напряженке высокого (т, е, единичного) уровня появится на выходе И, если будут одновременно замкнуты ключи А и В.

При параллельном соедя. ненни (рис. 1.!9,6) напряжение высокого уровня будет иа выхоле ИЛИ, когда замкнут хотя бы один нз кл!очей А или В. В таблице состояний, приведенной ва рис. !.19,з, имеются также колонки инверсных данных Й и йЛИ, необходимые для последующего анализа работы электронных ключей.

Рассмотрим способы реализации логических операций Й и ЙЛИ иа пнверторах ТТЛ. На рис. 1.20,а показана прввципиальиая схема двухвходового ннвертора. Поочередно подавал от управляющкх переключателей Б! и 92 на входы А и В напряжение высокого В и низкого Н электрических уровней, составляем таблицу выходных уровней этого инвертора. Результирующая таблица показана на рнс. 1,20, б. Напряженве низкого уровня Н появляется на выходе 1), когда иа обоих входах А и В присутствует высокое напряжение (в данном случае это напряжение источника питания 1!» ч). Пока!кем„что схема ва рис.

1.20, а метнет служить двухвходовым иивертором с логикой как Й, так и ЙЛИ. Если в таблице, представленной на рис. !.20, б, уровень В счвтать логической 1, уровень Н— логическим О, то иивертор будет работать как элемент Й. Действительно, в таблице состояний на рис. 1.20,г столбец выходных данных обозначен как Й, потому что.он идентичен четвертому столбцу Й таблицы на рис. !.19, и.

Аналогично, еслн назвать уровень В логическим О, а уровень Н вЂ” логической 1, исходный ннвертор, но с обозначением ЙЛИ (рнс. 1.20, д), будет иметь таблицу состоянвй, приведен. ную па рнс. !.20,е. На рис. 1.20,ж зта таблица переписана по форме, аналогичной рис. 1.20,г. Столбец выходных данных ЙЛИ здесь идентичен шестому столбцу таблицы (рис. 1.19, а). Отметим, что дли исходной схемы (рас.

1.20,а) активный, т.е. включающий, уровень напряжения — низкий, поэтому ннвертор И работает с активным логическим О, а ипвертор ИЛИ вЂ” с активной 1. Такал! образом, переименовывая высокий и низкий уровни напряжения, можем работать с инвертором ТТЛ как с двухвходовым элементом И либо ИЛИ. В большинства таблиц логических состояний микросхем, описываемых в этой книге, для исключения разночтений и удобства пользования осциллографом указаны последовательности входных н выходных напряжений высокого и низкого уровней.

Приицициальнаи схема двухвходового логического элемента ЙЛИ, работающего с активнымн низкими уровнями, была разработана позднее, чем схема элемента Й. При этом в элементе ТТЛ использовали не ~ип г) 77н и 7) б) ж) Рис, 1,20. Логические состояния двухвходового элемента ТТЛт а — схема управления по входам А и В; б — таблвца входных н вьжоднык элект рических уровней (И вЂ” низкий;  — высокий); е — уцравление элементом Й; таблица состояний Й; д — унравленне элементом ЙЛИ; е, эе — варианты сабли. цы состояний ИЛИ одни, а два двухвходовых многозмиттерных транзистора и параллельное соединение двух транзисторов в каскаде фазорасщеплевия.

Предварительно изучим работу менее сложного двухвходового ннвертора РТЛ. На рнс. 1.21,а показана схема двухвходового инвертора РТЛ, который работает с активным напряжением высокого уровня (В=!, Н= О). К сигнальным входам Л и В присоединены управляющие переключатели 51 н 52. Если движки 31 и 32 находятся в положенив В, транзисторы туТ1 к тГТ2 получают базовый ток н поэтому насыщены, т. е, замкнуты. На выходе элемента Я будет напряжение низкого уровня (1!с м0,3 В. 37 Выходное иапряжеиие высокого уровня В появитси иа выходе Я только тогда, когда оба траизистора ттТ! и (ТТ2 базового тока ие получат и перейдут поэтому в состояние отсечки, т.е, будут разомкнуты (см. табл. иа рис.

1.21,б). Для перехода в этот режим движки переклточателей 51 и 52 надо перевести в состояиие Н=О [подать 1)„=О). Согласно шестому столбцу табтицы (рис. 1.19, з) злемеит РТЛ работает как двухвходовой элемент ИЛИ. На схеме рис. 1,21,г иа входах элемеита РТЛ базовые резисторы вамеиеиы траизистораыи тГТ! и и'Т4. Иапоииим, что каскад, рассмотрениый ранее (рис. 1.3,а), работает без инверсии, Поэтому таблица выходиых состояний, приведеииая иа рис.

1.21,6, верна для схемы иа рис. 1.21,в, Для завершения схемы логического элемента ТТЛ ИЛИ иа рис. Три л г) Рис. 1.21. Двухвходовые ключи ЙЛИ высокоуровиевой логики; а — двухтранаисторныа РТЛ; б — таблица состояния ЙЛИ; е — двухвходоааа элемент ТТУ! ЙЛИ; г — унравлевне алеиентои ЙЛИ; д — его таблица состоании 38 1.21,е добавлен обычный оконечный каскад с транзистором-повторителем ЧТ5 н ключевым транзистором ЧТб, Условное обозначение элемента ИЛИ показано на рис. 1.21,г. На рис. 1.21,д лана таблица состояний для двухвходового элемента ТТЛ ЙЛИ. В схемотехнике ТТЛ часто используют сложные логические элементы И/ЙЛИ. Для этого у каждого из многоэмиттерных транзисторов ЧТ1 н ЧТ4 делают несколько входов.

На рис, !.22,а показан четырехвходовой элемент И/ЙЛИ (точиее 2Х2, т. е, две пары по два входа И). Здесь логическая ! соответствует напряжению высокого уровня. Развернутая структурная схема элемента И/ЙЛИ, представленная на рис. 1.22,г, содержит два двухвходовых элемента И (иа- оюр л Ю а) у/! д 'С /у у/р ) Рис. 1,22, Комбинированный элемент И/ЙЛИ; а — прпнцнпнальнаэ схема; б — многоэннттернна транэнстор; э — таблица его состоэана; е, д — функциональные обозначения элемента и/Йли помним, что чногоэмиттерные транзисторы ЧТ1 н ЧТ4 логические уров.

ин не инвертируют, рис, !.22,б — а), а также двухвходовой элемевр ИЛИ (это транзисторы-фазорасширвтели ЧТ2 н ЧТЗ). Структурвая схема иа рис. 1.22,г составлева из трех логических элементов. Совменгеиное начертание элемента ИД4ЛИ показано на рнс. 1,22, д. Элементы И/ИЛИ выпускают в виде самостоятельных макросхем, нх можно встретить в составе более сложных структур — коммутаторов цифровых сигналов, 99 Среди простых микросхем ТТЛ преобладают приборы с логикой И, И Число микросхем, выполняющих логическую операцию ИЛИ, существенво меньше. Микросхемы И (без инверсии) представлены в табл.