ДЗ: Тесты

Количество аппаратных прерываний для устройств ПК на основе i8086, обеспечиваемых контроллером прерываний i8259A
1
16
15
8
7

Инициализация контроллера прерываний i8259A выполняется
не подразумевает инициализации в принципе
по строго определенному алгоритму
инициализируется процессором автоматически (при включении или сбросе)
в любой последовательности удобной программисту

Система команда процессора i8086 поддерживает операции, в которых
операнды поступают из регистров или памяти
операнды поступают только из регистров
нет операндов в принципе
операнды поступают только из памяти

Сегмент памяти (в понятиях систем на i8086) это
16 байт
4 Гбайта
64 Кбита
65536 байт
4 Кбайта
1 Мбайт

Структура интервального таймера i8254 содержит (отметить нужное)
регистр синхронизации
схема сравнения приоритетов
счетчик
регистр управления
дешифратор адреса
регистр маски
буфер данных

Контроллер прерываний это
часть процессора i8086, предназначенная для обработки асинхронных запросов
дополнительная микросхема, разрешающая работу устройств в соответствии с заданными привилегиями
аппаратная схема подсчета внешних запросов для обмена данными
аппаратная схема для организации реакции процессора на множество асинхронных запросов

В процессе работы контроллера прерываний i8259A установленный разряд РОП сбрасывается
это обязанность программиста
нет необходимости сбрасывать разряды РОП в принципе
контроллер сбрасывает автоматически по окончанию обработки запроса
процессор сбрасывает автоматически по окончанию обработки запроса

Команда RBC интервального таймера i8254 может обеспечить
чтение регистра управления
чтение регистра состояния выбранных каналов
такой команды нет
защелку выбранных каналов

Структура контроллера прерываний i8259A содержит (выбрать правильные узлы)
буфер данных
регистр синхронизации
дешифратор адреса
схема сравнения приоритетов
счетчик подсчета событий
блок каскадирования
схема согласования уровней сигналов
регистр управления
регистр маски

Для подключения контроллера прерываний i8259A к процессору i8086 Вам потребуется
схемы согласования уровней сигналов
x дешифратор адреса
буфер FIFO
логические схемы для формирования нужных временных диаграмм
буферный регистр

Программируемый таймер это
аппаратная схема на основе регистра сдвига для приема данных в последовательном коде
часть процессора i8086, отвечающая за синхронизацию
дополнительная микросхема для увеличения количества входов запросов прерываний
микросхема, реализующая функции часов (будильника) в системе
x аппаратная схема на основе счетчика для формирования временных интервалов и подсчета количества событий

Выберите команды, принадлежащие системе команд i8086
mov ax,[3*bx]
x out dx,al
out dx,ah
mov eax,1
x mov byte ptr es:[si],2
x movsb
x mov ah,[bx]

Сколько портов процессора необходимо выделить интервальному таймеру i8254
x 4
1
2
3
0

Микросхема интервального таймера i8254 в системе на основе i8086 предназначена для (отметить нужное)
для чтения кодов нажатия клавиатуры
x организации периодических прерываний в системе
x для отсчета заданных программистом временных интервалов
выполняет роль генератора синусоидального сигнала с заданной частотой
для реакции на запросы медленного устройства
x выполняет роль генератора прямоугольных импульсов

Команда xor ax,ax изменяет следующие флаги
x c (флаг переноса)
x a (флаг вспомогательного переноса)
d (флаг направления)
x s (флаг знака)
i (флаг прерываний)
x z (флаг нуля)
x p (флаг четности)
x o (флаг переполнения)



Команды и данные программ в системе на основе i8086 хранятся
x в ОЗУ
команды только в ПЗУ, данные только в ОЗУ
в ПЗУ
в ПЗУ и ОЗУ
в различных банках ОЗУ
Сколько портов процессора необходимо выделить одному контроллеру прерываний i8259
x 2
0
3
4
1
Для подключения интервального таймера типа i8254 к процессору i8086 Вам потребуется
логические схемы для формирования нужных временных диаграмм
x дешифратор адреса
схема кэширования
буферный регистр
схемы согласования уровней сигналов
DMA контроллер это
часть процессора i8086, отвечающая за обмен данными с внешними устройствами и памятью
x вспомогательная микросхема, для организации обмена данными между устройствами и памятью без участия процессора
аппаратная схема для реализации обмена данными между процессором и памятью
устройство подсчета транзакций на шине процессора