promel (967628), страница 60
Текст из файла (страница 60)
д а ч и а д р е с о в для выборки микропроцессором команд нз цу апшо Рис. 3.58. Общая функциональная схема системы с микро. процессором сввдв 258 и данных из ЗУД или УВВ, а также трактом переда к о м а н д из ЗУП в микропроцессор и ц а н н ы х из ЗУД или Ув в микропроцессор и от него. Оба тракта передачи информации состоят из некоторого кол ства проводников, каждый из которых может подключаться к соот' ствующим приемникам и источникам микропроцессорной сис осуществляя многократное использование каждого проводника: создания связи между узлами блоков микропроцессорной сист Это достигается устройством управлеяия микропроцессора, осущ вляющим разделение во времени соответствующих связей (м у л ь п л е к с и р о в а н и е).
Тракт передачи информации можно срази с двусторонней транспортной магистралшо, предназначеяной для'. ставки пассажиров в требуемые пункты назначеяии. Система с микропроцессором оперирует информацией в двоич системе сш.слепня. Каждый разряд двоичного числа называется . т о м. Таким образом, 1110 является 4-битовым двоичным число', 110 — 3-битовым числом и т. д. Крайний слева бит имеет наиболь вес, в связи с чем он нааывается с т а р ш и и б и т о м (разряд, Крайний справа бит имеет наименьший вес, поэтому его назыв младшим битом ( сшлршиа влш ау%в увш мвавимввцп рядом).
Обозначение битов: разрядного двоичного ч а а в о в в в в в в в о в показано на рис. 3.59. И ар. «, ру в--- - в Вв-.-в, .в Рис, 8.59. Структура даоичиого кода тавлвюших с л о в о. К Кол микропроцессорной системы ство битов в слове, несУ десяпыно ) дноичныи число ~ код П!естнадцатн )) десятичное гичныи код 11 число диоичныи код Шестнадцати. рнчныя код 8 9 Л В С сь Е г 8 9 10 1! 12 13 14 18 1000 1001 10!О 1011 1100 110! 1110 1111 0000 0001 0010 0011 0100 0101 0110 0111 машинный иинп 1 Испипнишепьный ~ Цинп аыйпрни аинп ! 1 Пунше!дание! Писылна нпманды 1 Пыпппненис 1 а3реса 3 3УП ие аиП ! наманйы 1 Гантппвьм импульсы Ряс. 3.60. Цикл работы микропроцессора 29 ьацню о данных, зависит от типа микропроцессора.
Нанраспространены слова для передачи данных дчипой в 4, 8, я ~одев 6 бит. Количеством битов в слове для передачи данных опрезля е я тся, в частности, число разрядов приемных регистров, входя,дях в сверхоперативную память микропроцессора. „ячество битов в слове, предназначенное дпя передачи данных, „о числу проводников, составляющих тракт передачи команд н равно дани „яых микропроцессора. В зависимости от длины слова, предназначеян я„ого для передачи данных, микропроцессоры подразделяют соответс тственно на 4, 8, 12 и 16-битовые. длипа слова, предназначенного для передачи адресов ( а д р е с апя я и ) к ЗУП н ЗУД, может превышать длину слова для передачи „„ных (соответственно может быть больше и число проводников в акте передачи адресов).
Это позволяет существенно увеличить объем памяти ЗУП и ЗУД. Так, при 16-битовом адресном слове (16 провод- „яков в тракте передачи адресов) может быть опрошено 2" =- 65 536 ячеек ЗУ. 5нты, образую!к!ле слово, подразделяют на группы. Группа, состоящая из 8 бит, называется б а й т о м (рис. 3.59). Деление слова нз байты позволяет упоостить представление двоичного слова, применив шестнадцатиричную форму записи (шеста з д ц а т и р и ч н ы й к о д ). Перевод дьоичного кода в шестнад- цатирнчньЛ илльострирует табл. 3.7. Так, двоичное число, представтаблниа 3.7 ленное на рис.
3.59, будет иметь в шестнадцатиричном коде зап виде Е57Рьа. Представление двоичного слова в шестнадцатири коде позволяет уменьшить вероятность появлеяия ошибок при сос ленин программы работы микропроцессора, а также упростить нику ее трансляции. Функционирование всех узлов и блоков микропроцессорной стемы (см. рис. 3.58) осуществляется с помоцью г е н е р а т тактовых импульс, Для выполнения микропр сором одной команды, хр' щейся в ЗУП, требуется:.
регостр номанд сколько периодов тактовых пульсов. Время выполне ~Ф команды называется к ом а, Дешофратар ным пиклом. Он мо составлять одия или песка Упрадпеное машинных циклов. В маш р машонншм Конном яый цикл входят ци. выборки и испол В, т е л ь я ы й ци кл (рис. 3. с достоен неману Во время цикла выборки ми * процессор определяет а' команды, находящейся в 3 и считывает эту команду в м Фармородатень ропроцессор.
За время исп адресоВ оперондод тельного цикла микропро сор осуществляет выполи регоппрн Мфм- считанной команды. ъ омратненой намного Функциональная схема м' — ропроцессора. Микропроцес' Вннумуннтор представляет собой достат сложное цифровое устройс ' состоящее из большого кол ства фуякциональных узл Вместе с тем независимо от па микропроцессора можно: делить отдельные функцион ' ные узлы, составляющие осн Рнс, а.ан ОЬхаан стРУктУРнаЯ схема его построения '1'акис функ ' яальные узлы представлеяь структурной схеме рис. 3.6 Счетчик команд содержитадрес(0,1,2,3,...) кома' выбираемой микропроцессором из ЗУП в текущий момент врем Он представляет собой суммирующий счетчик, содержание котор увеличивается на единицу к концу выполнения текущей коман.
Этим достигается выбор адреса следующей команды из ЗУП. Ми. процессор может работать с подпрограммами. В этом случае в счет. команд принудительно записывается число, соответствующее ад первой комаяды подпрограммы, а к завершению последней кома программе счетчик команд устанавливается на адрес команд«л иои программы. Количество ячеек (битов), яз которых состоит основ „ик команд, зависит от типа микропроцессора. Так, при 16-бис«в тов , счетчике команд микропроцессор имеет возможность обращать- ~„! ЗУП, содержащему 2" адресов (команд).
Р е г и с т р к о м а н д предназначен для хранения в микрооцессоре команды, считанной из ЗУП, на период ее выполнения. ярон В волнение команды осуществляется цепями управления ( у п р а в- ле н«де машинным циклом), которые получают с выходешифратора необходимые сигналы для приведения в действие буемых узлов микропроцессора. формирователь адресов операндов состоит одного или нескольких регистров, в которых составляется адрес яных (операнда) перед обращением к ЗУД. АЛУ вЂ” а р н фм е т и ч ес к о -л о г и ч ее кое у ст р о й- с т в о — осуществляет операции сложения, вычитания, сравнения, а также операции И, ИЛИ над двумя числами (операндами) с выда. цея результата по одному выходу.
Вид операции задается командць!м ходом, содержащимся в регистре команд. А к к у м у л я т о р представляет собой основной регистр, пред- яазначенный для ввода данных в микропроцессор и вывода их от него. В аккумулятор поступает операнд из ЗУД перед проведением соответ. ствующей операции в АЛУ. В аккумулятор вводится результат про- веденной в АЛУ операции. Регистры сверхоперативной памяти пред- назначены для временного хранения данных перед проведением опе.
раций в АЛУ. Бели, например, требуется провести операцию ариф. метического сложения двух чисел, то одно число предварительно хра- нятся в аккумуляторе, а второе — в одном из регистров сверхопера- тивной памяти. У большинства микропроцессоров количество реги- стров сверхоперативной памяти равно шести. К началу вьсаолнения программы микроарог(ессор должен находить- ся в исходном состоянии. С этой целью предусматривается подача сиг- яала «Установка нуля», которым все регистры микропроцессора, в том числе счетчик команд, устанавливаются в исходное нулевое со- стояние.
Регистр адреса команд (счетчик команд), устанавливается "а соответствующий адрес ЗуП. Старт-адрес первого слова команды обычно представляется числом нуль. Для иллюстрации процессов, протекающих в микропроцессоре, рассмотрим, как осуществляется, например, команда передачи опе- Рапда из ЗУП в микропроцессор (его аккумулятор), чтобы в после- дуюц!ем подвергнуть этот операнд соответствующей операции.
про е В ЗУП хранятся коды операций, которые может выполнять микро- роцессор, а также адреса операндов Зуд. Команда передачи дан- ь'х Яз ЗУД в аккумулятор микропроцессора состоит из трех байтов (Р". З.бй), П~Рвый байт команды характеризует код операции, которую немо выполнить (в нашем случае ЗА„— код команды «Загрузка умулятора» микропроцессора, !.ВА). Вторым и третьим байтами 26! указывается соответственно ! б-битовьн адрес операнда, храня в ЗУП.
Микропроцессор производит такую последовательность опер. прп выполнении данной команды. Храня~дий«ся в ЗУП байт команды с адресом «0» по тракту пер команд посылается в микропроцессор, где он принимается рев УА ~а 1а 00 ат001/00 1-и йайта Е-й йайт ,т-и райт Кад аиараиии ГОА Айрес ааеранйа Рнс.
3.62. Ст кт а команды «Заг вка акк м лято а» РУ УР РУУУР ро.л команд. Код операгин дешифрируется. С помощью устройс управления подготавливаются соответствующие цепи дяя осуща пения операции. Счетчик команд устанавливается на адрес «1> 3' (содержание счетчика команд увеличивается на единипу). Второй команды, хранящийся под адресом «1» в ЗУП (в нашем случае вт1) байт, определяющий первую часть кода адреса операнда 4С„),. сылается в блок формирования адреса операнда. Счетчик команд и' водится на адрес «2> команды ЗУП. Микропроцессор с адресом' выбирает третий байт команды из ЗУП (в нашем случае число Ь определяющее вторую часть полного адреса операнда) и посыл его в блок формирования адреса операнда.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
