Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 3)

На входы комбинационного устройства поступают входные сигналы от трех датчиков. На выходе формируется выходной сиг­нал Р, равный 1 при десятичных кодах входных величин 0, 2, 3, 7. При остальных кодах Р = 0.

1. Представление проектируемого устройства как функцио­нального блока. Проектируемое комбинационное устройство как функциональный блок с указанием входных и выходных сигналов и таблица истинности их связи указаны на рис. 5.

Таблица

истинности

Рис. 5

Логическое уравнение, связывающее входные и выходные сиг­налы в СДНФ, имеет вид

(1)

2.Минимизация логического уравнения. Для выполнения тождественных преобразований, приводящих логическое уравне­ние в СДНФ к минимизированной дизъюнктивной нормальной форме (ДНФ), используют карту Карно — Вейча.

В карте по адресам ее ячеек расставляют нули и единицы из таблицы истинности. Соседние единицы объединяются. Объеди­нения могут охватывать 2, 4 и 8 ячеек. Одна и та же единица может входить в несколько объединений. Чем объединений меньше и чем они крупнее, тем эффективней минимизация.

В минимизированное уравнение вместо элементарных конъюнкций СДНФ записы­ваются конъюнкции адресов объединений и элементарные конъюнкции единиц, объединить которые не удалось.

Карта Карно — Вейча, соответствующая таблице истинности, показана на рис. 6.

Используя' карту, получим минимизи­рованное логическое уравнение, описывав­шее заданную логическую связь между входными и выходными сигналами. Оно оказывается в базисе НЕ, И, ИЛИ:

(2)

Рис. 6 Логическая схема, реализующая полученное минимизированное уравнение, приведена на рис. 7, а. Расчет значений вы­ходных сигналов по минимизированному уравнению представлен на рис. 7, б.

Логическая схема Расчет Р(Х)

а б

Рис. 7

3. Построение схемы электрической принципиальной.

Устройство может выполняться на любых приведенных в ката­логах электронной промышленности микросхемах. Желательно, чтобы их количество было минимальным и обеспечивало заданное функционирование устройства. При небольшом числе элементов в логической схеме такой результат дает перевод их в единый ба­зис.

Выполним схему на основе уравнения в базисе И—НЕ.

Преобразуем минимизированное уравнение, вводя двойную инверсию и пользуясь теоремой де Моргана:

(3)

Схема электрическая принципиальная, реализующая преобра­зованное логическое уравнение в базисе И—НЕ, представлена на рис. 8.

Схема электрическая принципиальная

Рис. 8

4. Расчет быстродействия комбинационного устройства. Быст­родействие проектируемого устройства оценивается временем за­держки распространения фронта сигнала от входов до выхода. Оно зависит как от времени задержки сигнала в каждом элементе при­меняемых микросхем, так и от времени переходного процесса за­ряда — разряда емкости проводов связи между элементами. Указанное в табл. 2 время задержки для каждого элемента соответ­ствующих микросхем определяет некоторое их конструктивное расположение на плате (эти значения ориентировочные).

Возможно различное число элементов в разных путях распрос­транения сигнала от входов до выхода. В этом случае время задер­жки устройства оценивают суммой задержек на отдельных эле­ментах по пути с наибольшим их числом. В проектируемом уст­ройстве (см. рис. 8) входной сигнал проходит по линии, включаю­щей в себя три последовательно соединенных логических элемента К155ЛАЗ, следовательно, можно записать

(4)

5. Выполнение чертежа печатной платы. Чертеж печатной пла­ты, реализующей схему электрическую принципиальную, пред­ставлен на рис. 9.

Задание 2. Спроектировать последовательностное устрой­ство — счетчик с произвольным порядком счета для использова­ния в автомате управления технологическим процессом.

Входные сигналы: НУ — начальная установка и С — переход к очередному состоянию.

Выходные сигналы: Q3, Q2, Q1. Десятичные коды последова­тельности выходных сигналов Q равны: 1,0,3,2,6,7,5. Первый код указывает исходное состояние выходов.

Счетчик должен осуществлять циклический счет в соответ­ствии с заданной последовательностью выходных сигналов.

1. Представление проектируемого устройства как функцио­нального блока. Проектируемое последовательностное устройство как функциональный блок и заданная таблица состояний указаны на рис. 10.

Заданное устройство должно иметь семь состояний. Выбрать два триггера нельзя, так как они обеспечат только четыре состоя­ния. Три триггера обеспечивают до восьми состояний. Выбираем для построения 3 JK триггера.

2. Проектирование с использованием табличного метода. Таб­лицу переходов счетчика строят на основе заданной таблицы со­стояний. В ней каждому состоянию сигналов Q3, Q2 и Q1в строку записывают их переходы к последующему состоянию.

Для заданной таблицы состояний (см. рис. 10) таблица перехо­дов указана на рис. 11.

Таблица переходов позволяет построить таблицу управляющих сигналов, применяемых в проектируемом устройстве триггеров.

Сторона расположения элементов

Рис. 9

Таблица состояний

Рис. 10

Таблица переходов

Характ.табл. JK-mpuггepa Характ.табл. D-триггера

Таблица управляющих сигналов триггеров

Рис. 11

Для этого используют характеристические таблицы триггеров JK или D (см, рис. 11). Эти таблицы описывают свойства управляемо­сти триггеров: какие необходимо подать управляющие сигналы, чтобы обеспечить необходимый переход. Звездочкой помечены сигналы 0 или 1, в любом случае обеспечивающие переход.

Таблица управляющих сигналов триггеров проектируемого счетчика также указана на рис. И. В ней вместо переходов табли­цы записаны соответствующие управляющие сигналы, обеспечи­вающие эти переходы. Таблица управляющих сигналов является таблицей истинности комбинационных схем выработки сигналов J и К для каждого из триггеров по сигналам Q (см. рис. 11).

Для трех входных сигналов таблица истинности, а соответ­ственно и карта Карно — Вейча должны иметь восемь строк и во­семь ячеек. Не используемое в управлении автоматом состояние в картах для минимизации, в данном случае сочетание 100, также помечено звездочкой. Никогда не возникающее состояние можно записать как 1 и использовать его для более эффективной мини­мизации. Соответствующие карты указаны на рис. 12.

3. Представление уравнений функционирования счетчика:

(5)

Выбираем микросхемы триггеров К155ТВ15 — два, JK тригге­ра. По результатам минимизации строим схему электрическую принципиальную (рис. 13). Так как она входит в комплект конст­рукторской документации, ее необходимо соответствующим обра­зом оформить.

1. Расчет значений входных и выходных сигналов. Значения сигналов Q, J и К после сигнала начальной установки и по сигналам перехода к последующим состояниям рассчитаны по уравне­ниям функционирования счетчика. Результаты расчета сведены в таблицу и представлены на рис. 14. Соответствующие графики изображены на том же рисунке.

Быстродействие счетчика как время задержки от поступления на вход соответствующего фронта сигнала С до установления сиг­нала Q может быть рассчитано по данным табл. 2 и по схеме элект­рической принципиальной.

Рис. 12

Рис. 13

Сигнала Q,J,K no тактам

Рис. 14

В данном задании предполагается, что такты поступления сиг­нала С перехода к новому состоянию определяются интервалами времени, необходимыми для выполнения технологических опера­ций в установке, т.е. составляют порядка единиц или десятков се­кунд. Они несоизмеримо больше времени задержки прохождения сигнала в электронном устройстве. Поэтому в графиках (см. рис. 14) время задержки принято равным нулю.

5.Комплект конструкторской документации включает в себя: спецификацию, сборочный чертеж, схему электрическую принци­пиальную и чертеж печатной платы. Спецификация для разрабо­танного последовательностного устройства приведена на рис. 15; сборочный чертеж - на рис. 16; чертеж печатной платы — на рис. 17.

Рис. 15

Рис. 16

Сторона расположения элементов

Рис. 17, а

Рис. 17, б

7. УКАЗАНИЕ К ВЫПОЛНЕНИЮ ЗАДАНИЯ 3

Микропроцессорная система, выполняющая обработку сигна­лов, согласно заданиям 1 и 2, в целом как функциональный блок представлена на рис. 18. Таблица истинности Р(Х) определяет со­ответствующее минимизированное уравнение (2). Таблица после­довательности состояний сигналов Q представлена на рис. 10.

Характеристики

Список файлов книги