Применение ТТЛ и КМОП (944147), страница 5
Текст из файла (страница 5)
1 па входе ЕЛ. При подаче лог. 1 иа оба входа ГА и ЕВ выходы В1 — В4 и С1 — С4 переходят в высокоимпедансное состояние. Одновременная подача лог. 0 на входе ЕЛ и ЕВ не допускается. Попарпое соединение выводов Л1 — А4 и В1 — В4 превращает микросхему в четыре двунаправленных клк>ча. максимальный выходной ток в состоянии лог.
0 — 60 мА, максимзльныс входное и выходное напряжения в состоянии лог. 1 — 10,5 В, входной ток в состоянии лог. 0 пе превышает 0,15 мА. Микросхема АПЗ (рис. 10) — восемь инвертирующих буферных .>лементов с повышенной нагрузочной способностью и возможностью перевода выходов в высоконмпсданспое состояние. Элементы разбиты на двс группы по ч< тыре, у каждой пз групп свой вход управления для вкл>очепия элементов и их перевода в третье состояние (Е1 и Е2).
Включение элементов каждой группы происходит прп подаче на соответствукпций вход (Е1 и Е2) лог. О, переход в высокоимпеданспое состояние — при подаче лог. 1. Выходной втекающий ток микросхемы К555ЛПЗ в со>поянии лог. 0 при напряжении на выходе 0,5 В может достигать 24 мЛ.
вытекающий в состоянш> лог. 1 при напрялсенип на выходе 2  — 15 мА. Для микросхем КР1533ЛПЗ максимальный уровень лог. 0 0,4 В при втекаю>цем токе 12 мЛ и 0,5 В при 24 мА. Минимальньил уровень лог. 1 2,4 В при вытекающем токе 3 мЛ и 2,5 В при 0,4 мЛ. Нагрузо шая способность микросхемы КР531АПЗ в состоянии лги. 0 64 мА, в состоянии лог. 1 3 мЛ прп выходном м36ИРоохгмьг хомьинг3дионното типа мАлои оттптни интБГРпдии квима КР155пгй КР53МЛ3 65556Л6 КР1533606 и ПИЛЕ к '55 ' Л\ КРБ53605 К55 5 5%, КР15ЛКПЕ кРпипг 711 г 1В )в в: ' гг ." ';~Т~ Ег 6 В ,',! „16 (й6 06 Ггг и егн Г 6, :1 05 — 06 15 ПВ К555ИЛВ.
КР1553ИПВ К555ИП7. КРЬ336111 КР15536ЛИ КРЯ536 15 6 6. Е 015 КР15556П16 Е1 ,га П 01 — Пг В тв1 0' Рис 1О. Буфернвге микроекемм напряжении 2,4 В и 15 мА при 2 В. Входные токи по сигнальньпг входам 1)1 — О8 в состоянии лог. 0 0,4 мА. Микросхема АП4 (рис. 10) — восемь аналогичных буферных элементов без инверсии. Отличие ее в Лом, что один пз входов включения элементов и пх перевода в третье состояние (Е1) — инверсный, подобно АПЗ, второй (Е2) — прямой.
Нагрузочпая способность этой микросхемы такая жс, как у АПЗ. Микросхема АП5 (рттс. 10) — восемь псинвертирующих буферных элементов, обе группы которых имеют 3533версиыс вхолы у3313авле53и53 включением. В остальном эта микросхема аналогична АП4. Микросхемьг АПЗ -- АП5 слугкат лля буферизации и коммутации сигналов в микропроцессорных устройствах, например, сип3алов адреса, сигналов управления при организации внутренних и внешних шпн микро-ЭВМ. Основное пх цазначе55не — обеспечение однонаправленной передачи информации.
Однако при необходимости с их помощью можно обеспечить и двунаправленную нсрелачу. На рис. 11 в качестве примера показано соединение выводов микросхемы АП4 лля получения двунаправленного буферного элемента. Прн подаче лог. 0 па обьелипенные между собой входы Е1 и Е2 происходит передача сигнала МИКРООХРМЫ СкРИЙ 7ТЛ от расположенных слева по рисунку выводов микросхемы (входы А1— А4) к правым (В1 — В4), при подаче лог. 1 — наоборот: от В1 — В4 к А1— А4. Два треугольника в среднем поле графического обозначения микросхемы символизируют усиление и направление передачи сигнала, верхний — при подаче активного сигнала на вход Е1 (для инверсного входа — лог. О), нижний — на вход Е2 (для прямого входа — лог. 1).
ал ккнрпрр Интересно отметить, что расположение ин- 1 кк р ~р е1 формационных входов и выходов микросхем м и р АПЗ вЂ” АП5 сделано специально такое, как пока- ', и»,", „вано па рис. 11, — для удобного их соединения. рр 5 в р? ' рр р " „Однако для организации двунаправленной передачи информации удобнее использовать рз 7 э м р ' " и специально предназначенные для этой цели "и кр 05 микросхемы, описываемые далее. Микросхема АП6 (см. рис 10) — восемь двунапРис. 11.
Гк1икроскемо К555дщ в каиес ве Равлснных нсинвеРТИРУюШих бУфеРных элемендкгиоиракиеииоро тов. Кроме двух групп информационных выводов бг4еоо А1 — АЯ н В1 — В8, микросхема имеет два входа управления — Е и Т. Сигнал лог. О, подаваемый на вход Е, разрешает включение буферных элементов, лог. 1 — переводит все выводы микросхемы в У.-состояние. Сигнал на входе Т действует при лог.О на входе Е и определяет направлснпе передачи сигналов — при лог. 1 на входе Т выводы А1 — АЯ являются входами, В1 — В8 — выходами, прн лог. 0 — наоборот; В1 — В8 — входы, А1 — А8 — выходы.
Два треугольника у входа Т символизируют усиление и направлсние распространсния сигнала, верхний — при лог. 1 на входс Т, нижний — при лог. О. Микросхема АП6 по своему функционированию (но, к сожалению, не по разводке выводов) соответствует микросхеме КР580ВА86, но потребляет в 1,7 раза меньшую моппзость (К555АП6). Микросхема КР1533АП14 (рис. 10) содержит восемь однонаправленных буферных элементов с возможностью перевода нх выходов в высокоимпедансное состояние. При подаче на оба входа разрешения Е лог. 0 выходы микросхемы переходят в активное состояние и на них появляются без инверсии сигналы с соответствующих входов 1)1 — 1)8.
При поступлении на любой из входов Е лог. 1 выходы переходят в высоконмпедансное состояние. Микросхема КР1533АП15 (рис. 10) аналогична микросхеме КР1533АП14, только она нпвертирует входные сигналы. Микросхема КР153ЗАП16 (рис. 10) состоит из восьми двунаправленных буферных элементов и, в основном, анзлогична микросхеме МИКРОСХЕМЫ КОМБИНАЦИОННОГО ТИПА МАЛОЙ СТЕПЕНИ ИНТЕГРАЦИИ аы,в он Гак аов7? пения информации при подаче активных сигналов на зги входы. Нагрузочная способность мик- Оа О1 м аг ОО О5 Ж а? в Б росхемы И П6 такая же, как у АПЗ. Микросхема ИП7 отличается от ИП6 только тем, что не инвертирует сигналы.
На рис, 12 в качестве примера показано использование буферных микросхем для подключения внешних устройств к компьютеру АРадно-86РК?. Если из всех внешних устройств ограничиться лишь таймером КР580ВИ53, его вполне можно смонтировать па Ра ОР РГ5 ав Рнс 12 Буферные мнкроскемы в комовк?тере 7?ровно-ВБРКР КР1533АП6.
Она инвертирует сигналы при передаче их с выводов А па выводы В и не инвертирует их при передаче в обратном направлении. На графическом изображении микросхемы КР153ЗАП16 для отражения зтого свойства у вывода Т, определяющего направление передачи информации, верхний треугольник, символизирующий передачу сигналов с выводов А на выводы В при подаче на вход Т лог. 1, дополнен кружком инверсии, а нижний треугольник (на входе Т вЂ” лог. 0) показан без такого кружка. Микросхема ИП6 (рис.
10) — четыре двунаправленных инвертирующих буферных злемента. Логика работы входов управления Е1 и Е2 следующая: при лог. 0 на обоих входах передача сипаалов проис- аа1 к555на? (г? оаа1сн-аао1ан Б ходит от выводо~ А 1 — А4 к вы- ОРО1вн-ока1вн а'3 водам В1 — В4, при лог. 1 на обо- ОКОНН-РАИН К ООО1ан-око!5н Б их входах — от выводов В1 — В4 Оаман-Окован Ъ оааавн-окован ' э к А1 — А4.
При лог. 1 на входе Е1 оаоокн-оков?н ' т и лог. 0 на входе Е2 все информационные выводы микросхемы переходят в Х-состояние, подача 1О 1? лог. 0 на вход Е1 и лог. 1 на вход 15 Е2 одновременно недопустима. Треугольники на графическом обозначении микросхемы и входов Е1 и Е2 символизирутот усиление и направление распростра- 22 МИКРОСХЕМЫ СЕРИИ ПЛ плате компьютера без буферных элементов. Если же предполагается подключение нескольких внешних устройств 1таймер, часы, ЛЦПУ, модем и др.), из-за малой иагрузочной способности центрального'про- цессора КР580ВМ80 необходимы буферные элемепты.
На рис. 12 микросхема РРЗ обеспечивает буферизацию управля- ющих сигпалов ВР, Юй, КЕ8 и двух младших адресов ЛО и А1. Мик- росхема РР2 буферизирует двупаправлеп~у|о шипу данных. Вклю- чение этой микросхемы по входу Е должно происходить лишь при обращении к внешним устройствам, что обеспечивается микросхемой Г)Р1 и элевгентами Р10А и ШО.З. В основном варианте компьютера к радио-86РК» адреса АОООН— ВЕЕЕН использованы для микросхемы Р14. Практически используют- ся только четыре адреса — ЛОООН, А001Н, А002Н, АООЗН.
Установкой дешифратора Р Р1 можно обеспечить при сохранении этих адресов для Р14 использование следующих четырех адресов А004Н, А005Н, А006Н, А007Н вЂ” для первого внешнего устройства, например таймера; следующих четырех А008Н вЂ” ЛООВН вЂ” для второго; следующих четы- рех АООСН вЂ” АООЕН вЂ” для третьего и т. д., всего можно будет гюдклю- чить семь дополнител ьных внешних устройств, для каждого из которых будет отведено четыре адреса. Если входы 1, 2, 4 дешифратора РР1 под- ключить к другим выходам адреса микропроцессора Р6, например, А10, А11, А12, на каждое внешнее устройство будет отведено по 1024 адреса. Элементы Р10А и Р10.3 необходимы для выключения РР2 при об- ращении микропроцессора к Ш4, то есть по адресам АОООН вЂ” АООЗН.
В этом случае лог. 0 с выхода 0 РР1 включает Р10.3 и лог. 1 с его вы- хода выключает РР2. Направление передачи сигнала через РР2 опре- деляется сит~алом ВР. При чтении из внешнего устройства сигнал ВР калма принимает значение лог. 0 и происходит квпкг, 'кю!ля. к пм~ кквпыг кмпгкз передача сигналов через РР2 от внешнего -'~ '~~-'- Я'~~з устройства к микропропессору, в осталь- 5 ных случаях — от микропроцессора к внеш1 1 4 ~-'- нему устройству, к~ккк~~;СЕкл1, На рис. 13 приведены микросхемы— инвертирукицие триггеры 1Пмитта.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
