Проектирование автоматизированнь2х станков и комплексов (831035), страница 32
Текст из файла (страница 32)
В ее основе также транзистор с плавающим затвором,однако оксид под ним столь тонок (до100нм), что5В достаточно, чтобыплавающий затвор зарядился. Схему флеш-памяти можно программироватьнепосредственно на плате, но для этого нужна специальная программа, многократно записывающая информацию в ячейки. Стирание также выполняютна плате отдельными блоками информации либо всей схемы целиком.На схемах флеш-памяти выполняют флеш-диски, все активнее вытесняющие обычные дисковые накопители, особенно в САУ, где обычно не требуется хранить исключительно большие объемы информации, но необходимавысокая надежность. Особенно флеш-диски выигрывают при использованиив подвижных объектах, в которых гироскопический эффект обычных дисковых накопителей приводит к повышенным нагрузкам на опоры.ОЗУ, или память с произвольным доступом, бывают статические и динамические.
Основу ячейки динамического ОЗУ составляет сформированныйна кристалле конденсатор, заряд на котором ( если он есть) должен с некоторой периодичностью обновляться. Наличие или отсутствие заряда на конденсаторе идентифицирует «О» или«1».Схемы динамического ОЗУ формируют13.2.Электронные компоненты систем автоматического управления159основной массив памяти современных персональных компьютеров, но в САУстараются применять более надежное статическое ОЗУ, ячейки которыхустроены так же, как ячейка регистра (см. рис.13.21, 6).При одинаковой стоимости статические ОЗУ на порядок менее емки.
Схемотехническое обозначение простейшегостатического ОЗУобъемом2Кбайта приведено нарис. 13.23, 6.Чтобы считать информацию из памяти, сначала выставляется адрес требуемой ячейки. Дешифратор, управляющий памятью микроконтроллера, активизирует соответствующую схему, подав активный низкий уровень на вы-вод CS. Затем, удерживая высокий уровень на выводе W/R, подается активный низкий уровень на вывод ОЕ.
С задержкой в несколько десятковнаносекунд после этого содержимое адресуемой ячейки появится на выводахсхемыDO, .. ., D7 и поступит на шину данных микроконтроллера.Для записи информации сначала выставляется адрес ячейки и дешифратор активизирует схему низким уровнем на выводеЗатем, удерживаяCS.высокий уровень на ОЕ, подается отрицательный импульс на W/R и по егофронту информация будет записана в соответствующую ячейку памяти.Микропроцессор сам проводит описанные здесь циклы по командам чтения и записи.
Важно, чтобы такт записи-чтения микропроцессора по временным промежуткам соответствовал допустимым временам и задержкам длясхемы памяти. В этом следует предварительно убедиться по соответствующей документации.Схемы статической памяти, выполненные по k-МОП-технологии, способны хранить свое содержимое при снятии основного питания. Такие схемыназывают энергонезависимым ОЗУ.
Для перевода схемы в режим хранениядостаточно на выводение с выводаCSCSподдерживать уровень логической«1».Потреблекрайне мало, и литиевой батарейки, подключенной к этомувыводу, хватает очень надолго.Ядром сегнетоэлектрических ОЗУ являются сегнетоэлектрические кристаллы, которые обеспечивают хранение данных без всякого внешнего энергопотребления. Когда электрическое поле прикладывается к сегнетоэлектрическомукристаллу,его центральныеатомы смещаются иостаются в этомположении при снятии поля. Свойства конденсатора, роль диэлектрика в котором выполняет сегнетоэлектрическая пленка, меняются, и ячейка памятиизменяет свое состояние.Программируемые логические интегральные схемы (ПЛИС)-это микросхемы с переменной структурой, содержащие набор комбинационных логических и последовательностных схем. В настоящее время наибольшее распространение получили ПЛИС, построенные по FРGА-архитектуре.
Они состоят из логических блоков и коммутирующих путей-программируемыхматриц соединений. Логические блоки таких ПЛИС включают программируемые мультиплексоры, D-триггеры, а также цепи управления. У современных16013.Микроэлектронные устройства в станках и станочных комплексахПJШС емкостью доlмлн эквивалентных вентилей число логических элементов достигает нескольких десятков тысяч. Настройка логических блоков и ихвзаимная коммутация осуществляются с помощью коммутирующих путей сключами на МОП-транзисторах.
Их затворы управляются встроенным РПЗУ.БИС с FРGА-архитектурой широко применяют в САУ, например для формирования каналов дискретного контроля и управления.13.2.5. Средствацифроаналоговой обработки информацииОсновными средствами цифроаналоговой обработки информации являются ЦАП и АЦП. Для преобразования информации из цифрового в аналоговое представление служат ЦАП. Информация в дискретном виде представляет себой некоторое многоразрядное двоичное число. Например, используядвоичных разрядов, можно задать число от нуля доот -512 до +51 1 в дополнительном.10231Ов прямом коде илиПрежде всего следует определить, какомудиапазону аналогового сигнала соответствует диапазон изменения двоичныхчисел. Для этого используется опорное напряжение преобразования Игеf, значение которого соответствует диапазону изменения информации в цифровомвиде. Цену одной дискреты двоичного разряда (младшего бита)Ud ивеличину выходного аналогового сигнала Иа можно определить по формулам, знаяразрядность представления п и значение сигнала N в дискретной форме:Иd = Иref/2n; Иа =UdN.Основой ЦАП является суммирующий усилитель (см.
рис.13.12, г).Еслина все входы через аналоговые ключи подать опорное напряжение, а отношения сопротивлений входных резисторовстора обратнойКлючи должныRl, R2 и RЗ к сопротивлению резисвязи R0 принять равными 1/2, 1/4 и 1/8, то получим ЦАП.управляться преобразуемым двоичным числом N (в рассматриваемом примере трех.разрядным), причем старший разряд управляет ключом, подключенным к резисторуRl,а младший - к RЗ.Недостатком этой схемы является очень большой разброс номиналов резисторов.
В интегральных ЦАП входную цепь делают в виде резистивнойR-2R-матрицы. Она выполняет те же функции, но содержит резисторы, номинальные сопротивления которых отличаются вдвое.Очень важным элементом ЦАП является источник опорного напряженияИref• От его точности и температурной стабильности непосредственно зависитточность задания выходного сигнала.В настоящее время выпускают большое количество интегральных схемЦАП, отличающихся между собой целым рядом параметров: во-первых, разрядностью преобразования(от 8до24разрядов), во-вторых, способом вводаинформации.
Преобразуемое число, управляющее ключами ЦАП, хранитсяобычно в регистре. Это может быть регистр с параллельным вводом информации (см., например, рис.13.21), вкоторый информация заносится с шины данных за один такт, или регистром с последовательным вводом, когда информа-13.2.Электронные компоненты систем автоматического управления161ция в ячейки записывается побитно, что затратнее по времени, но не требуетбольшого числа выводов.
Отличаются ЦАП и по быстродействию, т. е. времени установления выходного сигнала после изменения преобразуемого числа.Оно обычно достаточно высоко и не оказывает решающего влияния на выбор.АЦП используют для преобразования аналогового сигнала в цифровой.Они характеризуются разрядностью и точностью преобразования. Точностьобычно соответствует младшему разряду, хотя у многоразрядных АЦП погрешность может быть и больше. Как и у ЦАП, точность помимо внутренниххарактеристик напрямую зависит от точности задания опорного напряжения.По времени преобразования АЦП подразделяют на сверхбыстрые, гдеобычно имеет место параллельное преобразование за один такт, быстрые, вкоторых преобразование реализуется методом поразрядного взвешивания заряд тактов, и медленные, в которых преобразование выполняется методамиинтегрирования входного сигнала во времени.АЦП параллелыюго преобразования состоят из резистивного делителя,который задает уровни напряжения, соответствующие двоичному п-разрядному числу, и набора компараторов, сравнивающих преобразуемую величинус этими уровнями.
В простейшем случае, когда преобразование одноразрядное, достаточно одного уровня и одного компаратора. При 8-разрядном преобразовании потребуется уже резистивный делитель255уровней,255компараторов и логическая схема обработки их выходов, т. е. сложность схемырастет быстрее, чем 2п, где п -разрядность преобразователя. Интегральныесхемы АЦП параллельного преобразования выполняют обычно 8-12-разрядными, при этом типовое время преобразования составляет околоАЦПпоразрядноговзвешиваниясодержат регистрприближений РПП, ЦАП и компаратор К (рис.13.24).100 нс.последовательныхДля нахождения дискретного числа, чей аналоговый эквивалент наиболее близок к А;ш используют метод половинного деления. Допустим, что искомое число размещается вбайте и преобразование 8-разрядное. Запишем в регистре РПП половину диапазона чисел, представляемых байтом. Этокомпаратора окажется в«1»,значит,D;128или1ОООО0002 •меньше А;" и поиск следует прово-ИrеrЦАПReadyRDDРис.13.24.Функциональная схема АЦП поразрядного взвешиванияЕсли выход16213.Микроэлектронные устройства в станках и станочных комплексах128 ...255, записав в регистр середину диапазона - D ; =0002 • Если выход компаратора окажется в «О», поиск следует проводить в диапазоне 0 ..
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
