Проектирование автоматизированнь2х станков и комплексов (830798), страница 31
Текст из файла (страница 31)
Они поочередно должны работать сшиной, когда им это разрешено. Так подключены ячейки памяти к шине данных и другие элементы шинной архитектуры, являющейся основой современных компьютеров. Обозначение и функциональная схема тристабильногоэлемента приведены на рис.13.18.баРис.13.17.подключениеРис.Параллельное13.18.значениевыходов ячеекСхемотехническое обо(а)ифункциональнаясхема (6) тристабильного элементас открытым коллекторомТристабильный элемент имеет три вывода: вход Х, выход У и управляющий вход«1»U.Выход тристабильного элемента может быть в состояниях «О»,и «разомкнуто».
Третье состояние возникает тогда, когда «контакт» вфункциональной схеме разомкнут (см. рис.13.18, 6).Это состояние называюттакже высокоимпедансным, т. е. в нем сопротивление между выходом и выводамиIШтаниясоставляетнесколькомегаомидажедесяткимегаомуk-МОП-схем. Иногда это состояние называют также Z-состоянием. Тристабильные элементы обычно применяют в составе выходных каскадов интегральных схем.Выпускают типовые логические вентили в виде интегральных схем малойи средней степени интеграции. При этом в одном корпусе компонуют несколько вентилей, обычно однотипных. Например, 4-2И-НЕная интегральная схема, содержащая4-это 14-выводдвухвходовых вентиля И-НЕ. Маркируют ее К1533ЛА3 или К1554ЛА3, где К-тип корпуса,1533 -рии (ТТЛШ или k-МОП), ЛАЗ - функциональное обозначение.номер се15413.Микроэлектронные устройства в станках и станочных комплексахДля усиления входных или выходных сигналов и подключения к шинамиспользуют буферы.
Однонаправленный буфер АП5 выпускается в сериях1533и1554и состоит из двух раздельно управляемых четверок триггеровШмидта с тристабильным выходом и повышенной нагрузочной способностью (рис.13.19, а, б).BFOllt[>1Аi2343BFв~о4123451234ОЕ1А2346V4567бвгРис.13.19. Специализированные комбинационные логическиеаоднонаправленный буфер АП5 ; бАП5; в -12312ОЕа-оо5677MS-двунаправленный буфер АПб; г -схемы:функциональная схема четверки каналов буферадешифратор ИД7Триггер Шмидта используют для очистки сигнала от помех и защиты отложных переключений.
Он имеет порог переключения из «О» вчем из«1»больший,в «О». При подаче на вывод ОЕ (разрешение выхода) активногонизкого уровня на выходахвходным.«1»Еслиуровеньoutнаустанавливаются уровни, соответствующиевысокий,наZ-состояние. Схема упакована в 20-выводном корпусевыводеОЕ(16выходахбудетвходов-выходов,2 разрешения и 2 питания).В двунаправленном буфере АПб (рис.13 .19,в) при высоком уровне навыводе ОЕ стороны А и В разорваны.
При подаче на вывод ОЕ активногонизкого уровня стороны А и В соединяются, причем направление передачисигнала зависит от состояние вывода Т: если на нем высокий уровень, сигналпередается от А к В,иначе-от В к А. Схема также упакована в20-выводном корпусе.Дешифратор ИД7 (рис.13.19, г) при получении разрешения повходамVустанавливает в низкий уровень тот из восьми своих выходов, номер которого соответствует двоичному числу, пришедшему на адресные входы А. Чащевсего их применяют в качестве дешифраторов памяти.
Адресные входы присоединяют к шине адресов микропроцессора или микроконтроллера. При обращениик памяти дешифратор выбирает своимактивным выводом тоустройство, адрес которого выставлен на шине адресов и переводит его в активное состояние. Все эти интегральные схемы выпускают в ТТЛШ- иk-МОП-серии.13.2.Электронные компоненты систем автоматического управления15513.2.4. Последовательностные схемыВ основе последовательностных схем, выход У которых определяетсясигналами на входах Х и прошлым состоянием схемы, лежат комбинационные логические схемы, охваченные обратными связями, поэтому все, что ранее было сказано о технологических сериях, оформлении и нагрузочной способности их выводов, относится и к последовательностным схемам.ЭлементарнойRS-триггер (рис.тинностипоследовательностнойкомбинационнойсхемы (см.
рис.схемойявляетсяинтегральныйТаблица его состояний отличается от таблицы ис13.20).логическойг) тем, что при неRкоторых значениях входных воздействийовыход определен предыдущим состояниоем.11Воснове13.14,триггерадве ячейки-ИJШ-НЕ, причем выход одной подклюsQQо Q i-1 Qi-111о1оо1 Запрещеночен к одному из входов другой. Утриггераи два(Set) версныйRSR (Reset) и Sпрямой Q и ин-два входавыхода -Рис.13.20.Схема RS-триггера итаблица его состоянийQ.Ячейка ИJШ-НЕ устанавливает на выходе логическую«1»только в томслучае, если на обоих ее входах будет логический «О». При других сочетаниях сигналов на входах на выходе будет «О».
Допустим, после включения навыходеQустановилась«О» и, если на входахR«1»,иSтогда на вход нижней ячейки ИJШ-НЕ придетисходно будет «О», на выходеQтоже будет «О».Это исходное состояние схемы после включения. Зависит оно от сравнительного быстродействия ячеек. При подаче на входвыходеQRсигнала логическойячейки будут в состоянии «О» и ее выходQустановится в состояниеТаким образом, RS-триггер сочетанием сигналов«сброшен» (строка3 таблицысостояний на рис.состояние триггера не изменится (строкаДля установки выхода триггерасочетаниеRа на выходека2«1» наверхней ячейки ИЛИ-НЕ должен появиться «О». Оба входа нижнейQR = «1»13.20). При1 таблицыв состояние«1»иS =«1».«О» будетснятии сигналасостояний на рис.R13.20).следует подать на входы= «О» и S = «1».
При этом состояние «О» появится на выходе Q,Qустановится состояниетаблицы состояний на рис.«1», триггер будет «установлен» (стро13.20). Состояние входов R = « 1» и S = « 1» уRS-триггера запрещено и выход не определен.RS-триггеры выпускают в интегральном исполнении, их функциональноеобозначение ТР. Например, 1533ТР2-четыре RS-триггера с инверснымивходами (активен низкий уровень), выполненных: по технологии ТТЛШ; воснове этих триггеров ячейки 2И-НЕ.Триггеры бывают асинхронные, т. е. переключаемые в любой момент времени,исинхронные,моментпереключениякоторыхзадаетсяспециальным15613.Микроэлектронные устройства в станках и станочных комплексахразрешающим входомвходом синхронизации. Синхронные триггеры под-разделяют на статические, когда разрешение на переключение задается уровнем сигнала на входе синхронизации, и динамические, у которых переключение происходит по фронту или спаду сигнала на входе синхронизации. На основе триггеров построены различные счетчики, регистры, схемы памяти и др.Регистры используют в САУ для хранения информации, например дляподачи и хранения сигналов дискретного управления.
Схемотехническое обозначение статического регистра ИР22 и функциональная схема одной егоячейки приведены на рис.13.21.Ячейка состоит из статического синхронногоD-триггера и тристабильного элемента. D-триггер записывает информацию совходаD; вмоменты синхронизации и хранит ее. Восемь ячеек регистра имеют--общие входы синхронизации С и разрешения выхода ОЕ. Выпускают регистрв сериях ТТЛШ и k-МОП. Запись в регистр осуществляется при низком уровнена входе синхронизации С, но содержимое D-триггеров появляется на выходетолько после перевода вывода ОЕ в активное низкое состояние.DRGQоо]1234234556767ОЕбаРис.13.21.Схемотехническое обозначение (а) исхема одной ячейки( б)статического регистраИР22Запись в регистр ИР28 (динамический аналог ИР22) осуществляется пофронту импульса синхронизации.
Для того чтобы записать информацию,необходимо на входахDвыставить требуемые уровни сигналов, затем сформировать отрицательный импульс на входе синхронизации и при его окончании (переход из «О» в«1»)информация будет переписана в регистр. Такиерегистры удобно подсоединять к микропроцессорам. Линию записи микропроцессора, а она активна в низком уровне, можно непосредственно присоединять к выводу синхронизации.Электронная память бывает постоянной или масочно-программируемой,репрограммируемой и оперативной.
В ПЗУ программный код зашивается впроцессе его производства и не может быть изменен. Такие схемы памятиприменяют для устройств массового применения при стабильной программевыпуска. В САУ станков и станочных комплексов ПЗУ применяют редко.13.2.Электронные компоненты систем автоматического управления157Репрограммируемые ПЗУ (РПЗУ) программируют пользователи. Основусовременных РПЗУ(рис.13.22).составляет МОП-транзистор с плавающим затворомВ нем методами планарной технологии, являющейся основойпроизводства микроэлектронных компонентов, на поверхности кремниевогокристалла (подложке) сп-проводимостью формируют две области с р-проводимостью (сток и исток). Поверхность пластины окислена.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
