Учебное пособие по ОЭВМ (775573), страница 3

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 3)

Знак результата формируется операцией сложения по модулю 2 знаков множимого и множителя: Z=00=0. Результат С=0010100101₍₂₎=154₍₁₀₎.

Примем разрядность операндов n, тогда разрядность произведения будет 2n.

Из сравнения структуры АЛУ для каждого рассмотренного метода умножения чисел, представленных в прямом коде, по таблице 2.1 видно, что:

1. если сдвигать множимое (методы 2 и 4), то аппаратные затраты составят:

• для множимого 2n разрядов;

• для множителя n разрядов;

• для произведения 2n разрядов;

1. если сдвигать сумму частичных произведений влево (метод 3), то для произведения аппаратные разряды составят 2n разрядов;

2. если сдвигать сумму частичных произведений вправо (метод 1), то вытесняемые разряды можно записывать в регистр множителя. При использовании этого способа размерность всех регистров может быть n разрядов. Это наиболее экономичный способ организации выполнения операции умножения. Он будет использоваться при моделировании.

Таблица 2.1. Сравнение структуры АЛУ для каждого метода умножения

Алгоритм умножения двоичных чисел с фиксированной запятой, представленных в дополнительном коде

Рассмотрим алгоритм умножения двоичных чисел с фиксированной запятой, начиная с младших разрядов множителя, со сдвигом суммы частичных произведений и использованием дополнительного кода для отрицательных чисел.

Данный алгоритм умножения заключается в следующем:

1. Сомножители представляются дополнительным кодом. Так как дополнительный код положительного числа совпадает с прямым кодом, то положительные числа будут представлены в прямом коде, а отрицательные – в дополнительном.

2. Исходное значение суммы частичных произведений принимается равным 0.

3. Если анализируемая цифра множителя равна 1, то к сумме частичных произведений прибавляется множимое в том коде, в котором оно представлено. Прибавление производится с выравниванием складываемых чисел по старшим разрядам. Если анализируемая цифра множителя равна 0, прибавление не производится.

4. Сумма частичных произведений сдвигается на один разряд вправо, при этом, если сумма отрицательна, осуществляется модифицированный сдвиг.

5. Пункты 3 и 4 последовательно выполняются для всех цифровых разрядов множителя, начиная с младшего.

6. Если множитель – положительное число, полученный результат представляет собой произведение. Если множитель отрицателен, то для получения произведения к результату прибавляется множимое с обратным знаком. При этом прибавление производится с выравниванием складываемых чисел по старшим разрядам. Если результат размещается в двойном слове, то он предварительно сдвигается на один разряд вправо.

7. Произведение получается в прямом коде, если сомножители имеют одинаковые знаки, и в дополнительном, если сомножители имеют разные знаки.

Алгоритм выполнения операции умножения двоичных чисел

Моделирование функционирования АЛУ при выполнении операции умножения чисел, представленных в прямом коде

При выполнении операции умножения будем сдвигать сумму частичных произведений и анализировать разряды множителя, начиная с младшего разряда.

Операнды в АЛУ записываются в прямом коде. Множимое хранится в регистре R1, множитель в регистре R2. Результат операции умножения будет формироваться в регистрах RC и R2, в RC - старшая часть, в R2 - младшая.

Анализ множителя начинается с младшего разряда, т.е. на каждом шаге анализируется нулевой разряд регистра R2 и после анализа содержимое этого регистра сдвигается вправо на один разряд. Если нулевой разряд регистра R2 равен 1, то к сумме частичных произведений прибавляется множимое, а если в нулевом разряде множителя стоит 0, то к сумме частичных произведений прибавляется 0. Структурная схема АЛУ представлена на рис. 10.

Знак произведения формируется в результате анализа знаков сомножителей. Если сомножители имеют одинаковые знаки, то произведение получается положительным, если знаки различны - произведение будет отрицательным. После определения знака результата знаковые разряды сомножителей обнуляются и умножение производится над положительными числами.

При выполнении операции умножения используется не модифицированный сдвиг, т.е. при сдвиге промежуточного произведения старший разряд заполняется нулем.

Число циклов выполнения операции умножения равно n. Это объясняется тем, что до этапа коррекции (после выполнения (n-1) циклов) требуется сдвиг на 1 разряд вправо в связи с тем, что знаковый разряд обнуляется в начале выполнения операции. Этого можно достичь занося в счетчик циклов n, а не (n-1). Представление результата до и после этапа коррекции показано на рис. 11.

Блок-схема алгоритма операции умножения представлена на рис. 12.

Разрядность регистров АЛУ принимается n бит. Число циклов умножения равно разрядности операндов, т.е. n.

Р
ис. 10. Структурная схема АЛУ для выполнения операции умножения

RС

R3

знак

Результат до этапа коррекции

RС

R3

знак

Результат после этапа коррекции

Рис. 11. Представление результата до и после этапа коррекции

Начало

Ввод операндов

SCH=n

Формирование знака результата:

R1[n]R2[n]

R1[n]=0; R2[n]=0;

RB=0; SCH=n

“0”

“1”

RA:=R1

RA:=0

SM:=RA+RB RC:=П(1)SM R3:=П(1)R2 R3[n-1]:=SM[0..0]

RB:=RC

R2:=R3

Печать содержимого всех регистров АЛУ

SCH:=SCH-1

“<>0”

“=0”

Печать результатов

Рис. 12. Блок-схема алгоритма выполнения операции умножения

Пример выполнения операции умножения

Для наглядности проиллюстрируем выполнение операции умножения на микропрограммном уровне на примере 1.

Пример 1.

Умножим 117 на 45. Введем операнды:

множимое X = 01110101= 117

Характеристики

Список файлов книги