Отличные лекции (DOC) (775275), страница 9

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 9)

А = а₀ а₁ и В = b₀ b₁.

Очевидно, что результат сравнения двухразрядных двоичных кодов можно записать через результат сравнения одноразрядных кодов:

F ₌ = F_{0= *} F₁₌

F_‹ = F_1‹ v F_{1= *} F_0‹

______ (60)

F_› = F₌ v F_‹

где F₀ = а_{0 *} b₀ ; F₁₌ = а_{1 *} b₁ ;

_ _

F_1‹ = а_{1 *} b₁ ; F_0‹ = а_{0 *} b₀ ;

Анализ (60) показывает, что для построения функциональной схемы двухразрядного компаратора необходимо:

- два одноразрядных компаратора;

- два логических элемента 2И;

- один элемент 2ИЛИ;

- один элемент 2ИЛИ-НЕ.

Функциональная схема такого компаратора представлена на рис.82.

Е сли представить систему логических функций трехразрядного компаратора по такой же технологии, то

F₌ = F_{0= *} F_{1= *} F₂₌

F_‹ = F_2‹ v F_{2= *} F_1‹ v F_{2= *} F_{1= *} F_0‹ (61)

_______

F_› = F₌ v F_‹ , где

F₀₌ = а_{0 *} b₀ ; F₁₌ = а_{1 *} b₁ ; F₂₌ = а_{2 *} b₂

_ _ _

F_2‹ = а_{2 *} b₂ ; F_1‹ = а_{1 *} b₁ ; F_0‹ = а_{0 *} b₀ ;

В общем случае для n – разрядных двоичных кодов систему логических функций можно записать

F₌ = F_{(n-1) = *} F_{(n-2)= ….} F₀₌

F_‹ = F_{(n-1) ‹} v F_{(n-1) = *} F_{(n-2) ‹} v … v F_{(n-1) = *} F_{(n-2) = *….} F_{1= *} F_0‹

_______

F_› = F₌ v F_‹ (62)

Таким образом, с использованием цифровых компараторов, имеющих ограниченную разрядность входных цифровых кодов, на основании (62) всегда можно построить компаратор требуемой разрядности.

В настоящее время промышленностью выпускаются микросхемы компараторов, в которых предусматривается возможность наращивания разрядности.

Примером может служить микросхема 564ИП2, выполненная по КМОПТЛ – технологии, в которой осуществляется сравнение двух четырехразрядных двоичных кодов с возможностью наращивания (рис.83).

Числа, подлежащие сравнению А=а₀а₁а₂а₃ и В=в₀в₁в₂в₃ подаются на соответствующие входы микросхемы компаратора А₀А₁А₂А₃А и В₀В₁В₂В₃ сравнение происходит поразрядно. Микросхема имеет расширительные входы АВ, которое позволяет наращивать разрядность компаратора без дополнительных логических элементов.

При соединении компараторов с целью наращивания разрядности могут быть использованы два способа: каскадный и параллельный.

При каскадном соединении выходы А<В и А=В предыдущей микросхемы (младшие разряды) подключаются к соответствующим расширительным входам последующей.

На расширительные входы микросхемы младших разрядов АВ подаются потенциалы U⁰, U¹ и U¹ соответственно.

На рис.84 представлена функциональная схема компаратора, осуществляющего сравнение двух восьмиразрядных кодов, построенная на основе микросхем компараторов 564 ИП2, т.е. сравнению подлежат коды

А = а₀а₁а₂а₃а₄а₅а₆а₇ и В = b₀b₁b₂b₃b₄b₅b₆b₇, которые подаются на соответствующие информационные входы компараторов DD₁ и DD₂.

При параллельном соединении компараторов с целью наращивания разрядности переходные процессы занимают несколько меньшее время.

1. Практические занятия по комбинационным логическим устройствам.

   1. Проектирование дешифратора.

Цель занятия. Выработка навыков проектирования дешифратора с

выбором элементной базы и проверочным расчетом.

Материальное обеспечение:

• учебное пособие;

• калькулятор;

• плакат справочных данных по логическим элементам.

1. Задание на подготовку к практическому занятию:

• повторить материал лекции «Шифраторы и дешифраторы»;

• изучить теоретический материал, изложенный в параграфе 4.2. данного учебного пособия.

1. Задания на самостоятельную работу по расчету дешифратора.

   1. Исходные данные для расчета:

• число разрядов двоичного кода m = 5;

• число разрядов унитарного кода n = 32;

• входной и выходной коды прямые;

• дешифратор управляемый, т.е. если Е = 0 он заперт, а при Е = 1 – открыт;

• быстродействие t_ззад ≤ 100нС;

• потребляемая мощность Р _зад ≤ 3мBm;

• элементная база – ИЛС

1. Необходимо:

• разработать функциональные схемы дешифраторов «2-4» и «3-8»;

• выбрать элементную базу для функциональных схем одноступенчатых дешифраторов;

• разработать функциональную схему двухступенчатого дешифратора «5-32»;

• провести проверочный расчет.

1. Выполнить проектирование дешифратора в следующей последовательности:

• Разработать функциональную схему дешифратора «2-4» для чего:

  • составить одновходовую таблицу истинности (рис.85)

  • записать логические функции для разрядов выходного кода Х₀, Х₁, Х₂, Х₃;

  • составить функциональную схему DC «2-4»;

• Разработать функциональную схему дешифратора «3-8» для чего:

  • составить одновходовую таблицу истинности (рис.86)

  • Записать логические функции для разрядов выходного кода Х₀, Х₁, Х₂, …, Х₇;

  • составить функциональную схему дешифратора «3-8»;

• Выбрать элементную базу для дешифраторов «2-4» и «3-8», пользуясь либо плакатом, либо приложением данного пособия, и выписать параметры выбранных элементов в таблицу (рис.87);

• Зарисовать условное графическое обозначение разработанных дешифраторов «2-4», «3-8» и определить их параметры – время задержки t' _з и t˝_з и потребляемые мощность Р'_потр и Р˝_потр

• В соответствии с заданием составить функциональную схему дешифратора «5-32» на основе разработанных дешифраторов «2-4» - первая ступень и «3-8» - вторая ступень. Выходы дешифратора первой ступени соединяют с управляющими входами Е соответствующих дешифраторов ступень.

• Выполнить проверочный расчет:

• быстродействие t_з = t' _з + t˝_з ≤ t_ззад ;

• потребляемая мощность

Р'_потр = Р'_потр + Р˝_потр ≤ Р_{потр зад}

Если неравенства не выполняются, то следует изменить элементную базу и повторить расчеты.

1. Проектирование мультиплексора.

Цель занятия: Выработать навыки проектирования мультиплексора

на заданной элементной базе.

Материальное обеспечение:

- Учебное пособие.

- Плакат справочных данных.

- Справочник по интегральным микросхемам под ред. Тарабрина –М: Радио и связь 1983г.

4.6.2.1. Задания на подготовку к практическому занятию:

- Повторить материал лекции «мультиплексоры» ;

- Изучить теоретический материал, изложенный в параграфе 4.3.

4.6.2.2. Задания на самостоятельную работу по расчету мультиплексора.

4.6.2.2.1. Исходные данные для расчетов:

- Число информационных разрядов – 16;

- Элементная база – мультиплексор «1-4»;

- Время задержки t_{з зад} ≤ 100 нс;

- Потребляемая мощность Р_потр ≤ 1Вт.

4.6.2.2.2. Необходимо:

- Составить таблицу истинности мультиплексора «1-16»;

- Определить необходимое число мультиплексоров «1-4»;

- выбрать элементную фазу;

- составить функциональную схему мультиплексора «1-16»;

- провести проверочный расчет.

4.6.2.3. Выполнить проектирование мультиплексора в следующей последовательности.

- составить таблицу истинности мультиплексора «1-16» (рис.87), определив число разрядов двоичного кода адреса

m = log₂N , где

N - число информационных разрядов

- Определить число мультиплексоров «1-4» первой ступени для построения схемы мультиплексора «1-16»

N_M = N , где

n

n - число информационных вопросов мультиплексоров выбранной

элементной базы

- Определить число информационных входов мультиплексора второй ступени

n₁ = N_M

- Определить общее число мультиплексоров

N_M = N_M + 1

- Распределить разряды адреса проектируемого мультиплексора по ступеням коммутации:

• 1я ступень А = А₀ А₁;

• 2я ступень А = А₂ А₃

- Выбрать элементную базу мультиплексоры «1-4» из справочника, зарисовать условное графическое изображение и выписать параметры в таблицу рис. 88.

- На выбранной элементной базе составить функциональную схему мультиплексора «1-16»:

1я ступень - N_M мультиплексоров «1-4» с адресными входами А = А₀ А_1; 2я ступень – один мультиплексор «1-n₁ » с числом информационных входов n₁ и адресным входом А = А₂ А₃ .

- Выполнить проверочный расчет:

• определить общее время задержки

М₁

t_з =  t_зi ≤ t_з, где

i=1

М₁ - число микросхем, участвующих в формировании выходного сигнала;

t_зi = 1 (t⁺_зi + t^-_зi ) – среднее время задержки одной

2

микросхемы.

• Определить среднюю потребляемую мощность схемой мультиплексора «1-16»

N_М

Р_ср =  Р_срi  Р_{потрзад} , где

i=1

Р_срi = 1 (Р¹_i + Р⁰_i) ;

2

N_М - общее число микросхем мультиплексоров элементной базы.

• Проверить нагрузочную способность каждой микросхемы

n _i  К_об , где

n _i - i – му выходу микросхемы элементной базы.

На этом расчет схемы мультиплексора «1-16» заканчивается.

1. Проектирование сумматора.

Цель занятия. Выработка навыков проектирования комбинационного

сумматора на заданной элементной базе.

Материальное обеспечение:

- учебное пособие;

- плакат справочных заданий;

- справочник по интегральным микросхемам под ред. Тарабрина.-М: Радио и связь. 1983 г.

1. Задания на подготовку к занятию:

- повторить материал лекций «Сумматоры»;

- изучить теоретический материал, изложенный в параграфе 4.4.

4.6.3.2. задание на самостоятельную работу по расчету сумматора.

4.6.3.2.1. Исходные данные для расчета:

- число разрядов слагаемых чисел- 16

- элементная база- микросхемы комбинационных сумматоров, обеспечивающих сложение двухразрядных (четырехразрядных) чисел;

- время задержки t _{з зад} 1мкС;

-потребляемая мощность Р_потр 2 Вт.

4.6.3.2.2. Необходимо:

- выбрать элементную базу (из заданной);

- составить функциональную схему сумматора;

- провести проверочный расчет.

4.6.3.3. Выполнить проектирование сумматора в следующей последовательности:

- Выбрать элементную базу, пользуясь справочником или таблицей приложения.

- Зарисовать условное графическое обозначение и выписать параметры выбранной элементной базы в таблицу (рис.89).

- Определить число микросхем сумматоров выбранной элементной базы, необходимое для реализации схемы.

- Составить функциональную схему шестнадцатиразрядного сумматора.

- Рассчитать общее время задержки сумматора

N₁

t_{з общ} =  t_зi , где t_зi = ½ (t⁺_зi + t^-_зi )-время задержки одной микросхемы.

i=1

N₁ – число микросхем, участвующих в формировании сигнала суммы.

- Рассчитать общую потребляемую мощность

N₂

Р_{потр общ} = Р_{потр i} , где Р_{потр i} =½ (р¹_{потр i}+ Р⁰_{потр i}) – потребляемая мощность

i=1

одной микросхемой;

N₂ – общее число микросхем.

t_{з общее}  t_{з зад.} Р_{потр. общее}  Р_{потр.зад}.

Если эти условия не выполняются, то необходимо выбрать другую элементную базу.

- Проверить нагрузочную способность каждой микросхемы, входящей в схему разработанного сумматора

n_i  К_об, где n_i- число микросхем, подключенных к выходу i-ой микросхемы.

На этом расчет схемы шестнадцатиразрядного комбинационного сумматора заканчивается.

1. Проектирование компаратора.

Цель занятия. Привить практический навык проектирования и расчета компаратора на заданной элементной базе.

Материальное обеспечение:

- Учебное пособие.

- Плакат справочных данных.

- справочник по интегральным микросхемам под ред. Тарабрина – М: Радио и связь 1983г.

4.6.4.1. задание на подготовку к занятию:

- повторить материал лекции «Компараторы»

- изучить теоретический материал, изложенный в параграфе 4.5.

4.6.4.2. Задание на самостоятельную работу по расчету компаратора.

4.6.4.2.1. Исходные данные для расчета:

-число разрядов сравниваемых чисел- 32;

-элементная база- микросхема 564ИП2;

-быстродействие t_{з зад}  2 мкС;

-потребляемая мощность Р_{ср зад}  40мВт.

4.6.4.2.2. Необходимо:

- составить функциональную схему тридцатидвухразрядного компаратора;

- выполнить проверочный расчет.

4.6.4.3. Выполнить проектирование компаратора в следующей последовательности.

-Зарисовать условное графическое обозначение микросхемы компаратора 564ИП2 и выписать параметры микросхемы в таблицу (рис.90).

-Определить число микросхем, необходимых для реализации заданной схемы.

-Составить функциональную схему тридцатидвухразрядного компаратора на микросхемах 564ИП2.

При составлении функциональной схемы необходимо учесть следующее:

• На входы наращивания компараторов младших разрядов падают уровни напряжений U⁰- на вход А <, U¹- на входы А₌ и А_>;

• Выходы компараторов младших разрядов А_> и А₌ соединить с соответствующими входами наращивание компараторов следующих по весу разрядов, выход А_> оставить свободным, а на вход А_> подать высокий уровень напряжения U¹;

• разряды сравниваемых чисел расположить с левой стороны схемы в виде неразъемного соединения, разряды результата сравнения с правой стороны.

• выполнить проверочный расчет, который включает:

• Определение общего времени задержки

N

t_з =  t_зi , где t_зi = ½ (t⁺_зi + t^-_зi )- время задержки одной микросхемы.

i=1

N – число микросхем, участвующих в формировании сигнала,

t_з  t_{з зад}

• Определении общей средней потребляемой мощности

N

Р_потр=  Р_срi  Р_зад ;

i=1

• Проверку нагрузочной способности каждой микросхемы

n_i  К_об ,

где n_i- число микросхем (входов), подключенных к выходу i-ой микросхемы.

На этом расчет схемы тридцатидвухразрядного компаратора заканчивается.

Контрольные вопросы.

1.Что такое шифратор?

2. Чем ограничивается построение схем одноступенчатых шифраторов?

3. Что положено в основу процедуры синтеза многоступенчатых шифраторов?

4. Что такое дешифратор?

5. Чем ограничивается построение схем одноступенчатых дешифраторов?

6. Перечислите и поясните сущность принципов построения схем многоступенчатых дешифраторов.

7. Что такое мультиплексор?

8. Чем ограничивается построение схем одноступенчатых мультиплексоров?

9. Каким образом может быть осуществлено наращивание мультиплексоров?

10. Пояснить назначение и классификацию комбинационных сумматоров.

11. Что положено в основу синтеза схем комбинационных сумматоров?

12. В чем различие одноразрядного сумматора и полусумматора?

13. Что такое компаратор?

14. Что положено в основу синтеза схемы одноразрядного компаратора?

15. Каким образом осуществляется наращивание разрядности компаратора?

1. Аналого- цифровые и цифро-аналоговые преобразователи.

   1. Квантование аналоговых сигналов.

В системах автоматического управления обработка информации в основном осуществляется с помощью вычислительных машин, в которых входная и выходная информация представляется в виде цифровых кодов. При этом первичная информация о различных физических процессах, происходящих в объектах управления, носит, как правило, аналоговый характер, т.е. представляется в виде непрерывной функции времени U (t). При обработке этой информации на ЭВМ необходимо аналоговую информацию преобразовать в цифровую форму.

Результаты обработки представляются в виде цифрового кода. Чтобы их использовать в контуре управления для привода исполнительных механизмов (рулевые машинки, приводы с 4ПУ и т.п.) необходимо цифровую снова преобразовать в аналоговую.

Таким образом, любая система автоматического управления, использующая цифровые методы обработки информации, должна содержать специальные устройства взаимного преобразования аналоговых и цифровых сигналов.

Преобразование аналогового сигнала в цифровой код осуществляется в два этапа:

- на первом этапе осуществляется преобразование непрерывного аналогового сигнала U(t) в дискретные по времени значение аналогового сигнала U(t), где t_i = ∆t _* i (i=0,1,2,…), ∆t- шаг квантования по времени;

- на втором этапе осуществляется преобразование дискретных по времени значений аналогового сигнала U(t_i) в цифровой код N_u , соответствующий аналоговому сигналу.

Преобразование, осуществляемое на первом этапе называется квантованием по времени, а на втором этапе- квантованием по уровню.

1. Квантование по времени.

При квантовании по времени мы имеем дело с аналоговым сигналом U(t_i), определенным в дискретные моменты времени t_i = ∆t _* i (i=0,1,2,…), кратные шагу квантования по времени ∆t.

Такое преобразование выполнятся с помощью контактного или бесконтактного ключевого элемента (рис.91а). Важнейшим вопросом, решаемым при квантовом по времени является вопрос о выборе шага

1

квантования ∆t или частоты опроса F₀ = ∆t.

В настоящее время для определения шага квантования по времени используют теорему отчетов (теорему В.А. Котельникова) по которой

,

где Fв – верхняя граничная частота в спектре непрерывного сигнала И(t);

Кз – коэффициент запаса, выбираемый в пределах (1,5…..4) в зависимости от сигнала.

На временном промежутке (шаге квантования по времени) сигнал представляется полиномом нулевого порядка (рис. 91б).

1. Квантования по уровню.

Квантование по уровню подразумевает преобразование аналогового сигнала И(ti), который изменяется в пределах И_макс(ti)…..И_мин(ti), в цифровой код.

Для преобразования весь диапазон изменения аналогового сигнала И(ti) разбивается на М квантованных уровней и текущее значение сигнала отождествляется с одним из уровней квантования.

Число уровней квантования М связано с числом разрядов двоичного кода m соотношением

М=2^m.

Процесс отождествления аналогового сигнала двумя способами:

• с ближайшим большим квантованным уровнем, т.е. ;

• с ближайшим меньшим квантованным уровнем, т.е. (рис.92).

Шаг квантования по уровню определяется по формуле

,

Текущее значение квантованной по уровню величины может быть представлено

,

где i – номер квантованного уровня.

Представление аналоговой величины И(t_i) в цифровом коде производится с некоторой погрешностью. Если учесть, что ошибки квантования по уровню распределены по равномерному закону (рис.93),

то дисперсия погрешности от квантования по уровню определяется как

,

Откуда средняя квадратичная погрешность будет равна:

.

Обычно при проектировании преобразователя задается величина шага квантования по уровню d_k или вероятная ошибка, которая складывается из погрешностей, определяемых квантованием по уровню и времени, и инструментальных погрешностей.

Погрешность, определяемая квантованием по уровню, имеет равномерный закон распределения, а погрешность, определяемая квантованием по времени, имеет нормальный закон распределения. Это следует учитывать при переходе от максимальных ошибок к среднеквадратическим.

Инструментальные погрешности определяются конструкцией, схемой, технологией производства и стабильностью элементной базы.

Полные ошибки квантования находятся в пределах неравенства:

.

Эта ошибка иногда называется шумом квантования и однозначно определяется числом допустимых значений функции Икв_i или разрядностью используемого числового кода m.

1. Аналого-цифровые преобразователи.

Аналого-цифровые преобразователи (АЦП) осуществляют преобразования аналогового сигнала (чаще всего напряжения постоянного тока) И(t_i) в его цифровой эквивалент И_кв. В настоящее время разработано большое количество типов АЦП, удовлетворяющих широкому спектру требований.

Для некоторых из них преобладающим показателям является высокая точность и временная стабильность преобразования, для других значение имеет скорость преобразования. Экономические соображения также могут существенно влиять на выбор конкретной схемы преобразования.

Основными методами аналого-цифрового преобразования являются: метод последовательного счета, метод поразрядного кодирования и метод порогового считывания.

Рассмотрим принципы построения схем АЦП, использующих эти методы.

1. АЦП последовательного счетчика.

АЦП последовательного счетчика подразделяют на циклические и нециклические.

В циклических АЦП результат преобразования каждого цикла не зависит от результатов других циклов.

В нециклических АЦП, иногда называемых накапливающими, результат преобразования учитывает результаты предыдущих циклов, что способствует ускорению процесса преобразования. Однако, при этом возможно появление систематической ошибки преобразования.

В циклических АЦП процесс преобразования напряжения И(t_i) в цифровой аналог Икв осуществляется в два этапа:

• на первом этапе происходит преобразование аналоговой величины Их(t_i) во временной интервал Тх;

• на втором этапе временной интервал Тх преобразуется в цифровой код Nx.

Преобразование первого этапа основано на фиксации момента сравнения преобразуемого напряжения Их(t_i) с опорным напряжением U₀ , изменяющимся по линейному закону.

Преобразования второго этапа основано на заполнении полученного временного интервала Ти импульсами стабильной частоты .

Принцип работы циклического АЦП последовательного счетчика рассмотрим с использованием структурной схемы, представленной на рис. 94.

Устройство содержит генератор прямоугольных импульсов Иг, период следования которых Тг, RS-триггер, формирующий прямоугольный импульс, длительностью Тх, аналоговый компаратор, осуществляющий сравнение преобразуемого напряжения Их с пилообразным напряжением Ип, вырабатываемым генератором пилообразного напряжения. При Их=Ип на выходе компаратора формируется импульс, приводящий RS-триггер DD1 в состояние «0». Выходной импульс триггера поступает на один из входов элемента 2И DD2, а на второй его вход поступают импульсы Иг. Импульсы с выхода схемы DD2 поступают на счетный вход двоичного счетчика DD3, содержащего m-разрядов. На выходе счетчика DD3 формируется двоичный код Nx, соответствующий числу импульсов Иг, прошедших через схему DD2 за время Тх.

Работает АЦП следующим образом. Процесс преобразования инициируется импульсами Ин, определяющими шаг квантования по времени аналогового сигнала Их(t). Эти импульсы:

• запускают генератор пилообразных импульсов Ип;

• переводят триггер DD1 в состояние «1»;

• сбрасывают счетчик DD3 в «0».

Временные диаграммы, поясняющие работу АЦП, представлены на рис.95.

Преобразовательный аналоговый сигнал Их подается на один из входов аналогового компаратора, а на второй вход подается пилообразное напряжение Ип, при равенстве которых на входе компаратора появляется импульс, переводящий триггер DD1 в состояние «0», чем обеспечивается формирование прямоугольного импульса Ит длительностью Тх. На время Тх остается открытой схема DD2, через которую проходят прямоугольные импульсы Иг, определяющие код Nx, формируемый двоичным счетчиком.

Мерой(измерителем) в этом случае является период следования импульсов генератора Тг.

Величина интервала времени, соответствующего напряжения Их определяется

,

где Nx – двоичный код;

Тг – период следования прямоугольных импульсов.

Если не учитывать погрешность преобразования временного интервала Тх в цифровой код, то преобразуемое напряжение можно определить

,

где - крутизна линейно-изменяющегося напряжения (рис.96).

.

Реальное пилообразное напряжение изменяется по экспоненциальному закону, что приводит к дополнительным погрешностям преобразования.

В качестве пилообразного напряжения в циклических АЦП часто используется ступенчато-изменяющиеся напряжение, получаемое на выходе цифро-аналогового преобразователя (ЦАП).

Структурная схема такого АЦП представлена на рис.97.

Работа этого АЦП начинается с подачи импульса Ин («пуск»), которым триггер DD1 переводится в состояние «1», а двоичный счетчик DD3 сброшен в состояние «0». Генератор прямоугольных импульсов, вырабатывающий импульсы Иг, подает их на счетный вход двоичного счетчика DD3, на выходе которого формируется двоичный код Nx, соответствующий количеству импульсов, прошедших через открытую схему 2И DD2. Двоичный код Nx поступает на вход ЦАП, который преобразует его в ступенчатый аналоговый сигнал Ип. Этот сигнал поступает на один из входов аналогового компаратора, а на второй его вход подается преобразуемый сигнал Их. Как только Ип Их на выходе компаратора появляется сигнал, переводящий триггер DD1 в состояние «0», схема 2И DD2 закрывается, в счетчике DD3 фиксируется двоичный код Nx соответствующий преобразуемому напряжению Их. Временные диаграммы, поясняющие работу этого АЦП, представлены на рис.98.

Очевидно, что время преобразования пропорционально выходному коду Nx и период следования прямоугольных импульсов Тг, т.е.

.

1. АЦП следящего типа.

АЦП следящего типа относятся к нециклическим АЦП. В этом случае на выходе счетчика постоянно присутствует цифровой код Nx, пропорциональный текущему значению входного напряжения Их.

Структурная схема АЦП, реализующий нециклический режим работы, представлен на рис.99. В отличие от АЦП, работающего в циклическом режиме (рис.97) в схему дополнительно введен инвертор DD1, дополнительный элемент 2И (DD2) и реверсивный счетчик DD3.

Временные диаграммы, поясняющие работу схемы, представлены на рис.100.

По сигналу Ин счетчик DD3 сбрасывается в «0», ИхИп и в счетчике осуществляется подсчет импульсов, поступающих на вход С₂. Как только ИхИп (момент времени t₁), на выходе компаратора формируется сигнал Ик0 и счетный импульс поступает на вход С₁, в результате чего произойдет уменьшение кода Nx на «1» (счетчик работает на вычитание). В дальнейшем на счетчике сохраняется цифровой код Nx, пропорциональный текущему значению входного напряжения Их с ошибкой в пределах значения младшего цифрового кода или сигнала квантования по уровню, т.е. .

1. АЦП поразрядного кодирования.

АЦП этого типа часто называют АЦП последовательного приближения или АЦП с поразрядным управлением.

Рассмотрим упрощенную структурную схему АЦП поразрядного кодирования, содержащего число разрядов двоичного кода m= 4 (рис.101).

Схема содержит следующие основные устройства:

• аналоговый компаратор, обеспечивающий сравнение преобразуемого напряжения Их с опорным Ип, представляющим собой ступенчатое аналоговое напряжение, поступающее с выхода ЦАП и пропорциональное двоичному коду Nx;

• сдвиговый регистр DD1, содержащий m-разрядов и обеспечивающий управление регистром последовательных приближений (РПП);

• генератор прямоугольных импульсов, вырабатывающий последовательность прямоугольных импульсов Иг с периодом следования Тг;

• схемы 2И (DD2…DD5) и схемы 2ИЛИ (DD6…DD8), обеспечивающие подачу управляющих сигналов на РПП;

• регистр последовательных приближений, собранный на RS-триггерах (DD9…DD12), на котором формируется выходной двоичный код Nx.

В момент времени t₀ подается прямоугольный импульс Ин, записывающий «1» в младший разряд регистра сдвига DD1 и в старший разряд РПП DD9, т.е. Nx=Q₃Q₂Q₁Q₀=1000₍₂₎=8₍₁₀₎. Этот код преобразуется ЦАП в аналоговый сигнал Ип, который поступает на аналоговый компаратор, где сравнивается с преобразуемым напряжением Их.

Если ИхИп, то на выходе компаратора появляется сигнал U⁰.

Если Их≤Ип, то на выходе компаратора появляется сигнал U¹.

В рассматриваемом примере (рис.102) ИхИп, поэтому Ик=U⁰, микросхемы DD2…DD5 будут закрыты.

В момент времени t₁ в DD1 происходит сдвиг «1» из младшего разряда во второй разряд. Этим в РПП DD10 записывается «1», т.е. Nx=1100₍₂₎=12₍₁₀₎. Это код преобразует ЦАП в Ип, сравнивает в коммутаторе с Их.

В рассматриваемом примере Их≤Ип, поэтому на выходе компаратора появится сигнал Ик=U¹, микросхемы DD2…DD5 будут открыты, поэтому триггер DD10 сбрасывается в «0», Nx=1000₍₂₎=8₍₁₀₎.

В момент времени t₂ в DD1 происходит сдвиг «1» в третий разряд. Этим в РПП DD11 записывается «1», т.е. Nx=1010₍₂₎=10₍₁₀₎. Этот код преобразуется ЦАП в Ип, сравнивается в компараторе с Их.

В рассматриваемом примере ИпИх, поэтому на выходе компаратора появится сигнал Ик=U¹, микросхемы DD1…DD5 будут открыты, поэтому триггер DD11 сбрасывается в «0», Nx=1000₍₂₎=8₍₁₀₎.

В момент времени t₃ в DD1 происходит сдвиг «1» в четвертый разряд. Этим в РПП DD11 записывается «1», т.е. Nx=1001₍₂₎=9₍₁₀₎. Этим процесс преобразования заканчивается, т.е. цифровой код, соответствующий аналоговому сигналу Их, Nx=1001.

С приходом следующего импульса Ин процессы повторяются.

Время преобразования здесь определяется числом разрядов двоичного кода и периодом следования тактовых прямоугольных импульсов Тг, т.е.

.

Очевидно, что это время не зависит от входного напряжения и существенно меньше времени, необходимого для преобразования в АЦП последовательного счетчика

.

В виду своей достаточной простоты и хорошего быстродействия данный тип АЦП находит широкое применение при разработке интегральных микросхем, например, микросхема К572ПВ1.

1. Принцип построения АЦП считывания.

Данный тип АЦП реализует метод непосредственного считывания и является в настоящее время самым быстродействующим. Рассмотрим принцип построения таких АЦП на примере АЦП, структурная схема которого представлена на рис.103. Схема содержит 2^m-1 аналоговых компараторов DA₁, DA₂,… DA_м-1 . Число компараторов определяется числом уровней квантования М и разрядностью двоичного кода m, т.е.

.

На инвертирующие входы компараторов подается преобразуемое напряжение Их, а на не инвертирующие входы подаются опорные напряжения с делителя, содержащего М резисторов R, на которых создаются постоянные опорные напряжения, соответствующие i-тому уровню квантования U_0i. С выходов компараторов снимаются уровни напряжения, соответствующие разрядам унитарного кода. Полученный унитарный код подается на вход дешифратора DD1, который преобразует его в двоичный m-разрядный код Nx.

Формирование в данном АЦП выходного кода одновременно по всем разрядам предполагает получение максимально возможного быстродействия. Его время преобразования определяется только быстродействием используемой элементной базы.

Основным недостатком рассматриваемого АЦП является то, что при необходимости получения точности преобразования приводит к значительным аппаратным затратам. Так при построении 8-разрядного АЦП необходимо 255 компараторов. Реально общее число элементов в таком АЦП составит 3*10⁴, а потребляемая мощность 2,5Вт.

1. Цифро-аналоговые преобразователи.

1. Назначение и классификация ЦАП.

Цифро-аналоговый преобразователь (ЦАП) это электронное устройство, осуществляющее преобразование цифрового двоичного кода N_вх в соответствующий сигнал А_вых, которым может представляться либо в виде напряжения U_вых, либо в виде тока I_вых (рис 104). Полная шкала изменения выходного аналогового сигнала А_вых определяется постоянным высокостабильным опорным напряжением U_оп, которое фактически определяет масштаб преобразования.

Преобразуемый двоичный код N_вх, представляемый как

,

преобразуется в аналоговый сигнал

,

где - шаг квантования по уровню,

,

m – число разрядов двоичного кода, определяющее число уровней квантования.

Сущность цифро-аналогового преобразователя в ЦАП состоит в суммировании взвешенных физических величин (напряжений или токов), соответствующих разрядам входного кода

При

.

ЦАП имеют два типа входов:

• аналоговый, на который подается опорное напряжение U_оп, определяющее масштаб (шкалу) преобразования;

• цифровой, на который подается цифровой код N_вх, подлежащий преобразованию в аналоговый сигнал И_вых.

Если аналоговый вход допускает изменение опорного напряжения в широких пределах (0…+10В, 0…-10В), то такой ЦАП называется умножающим. Умножающий ЦАП с однополярным опорным напряжением и двухполярным входным цифровым кодом называют двухквадратным. Если опорное напряжение двухполярно и при этом предусматривается подача двухполярных двоичных кодов на цифровые входы, то такие умножающие ЦАП называют четырехквадратными. ЦАП, допускающий подачу на аналоговый вход только фиксированного опорного напряжения, которое может формироваться как внутри схемы, так в виде отдельного источника, называют линейным.

Выходным сигналом ЦАП является либо напряжение постоянно тока (при наличии встроенного в ЦАП усилителя-преобразователя тока в напряжение), либо постоянный ток.

К ЦАП с токовым выходом необходимо подключать низкоомную нагрузку, падение напряжения на которой должно быть малым для сохранения точности преобразования. В зависимости от структуры используемых резистивных цепочек ЦАП можно подразделить на преобразователи с двоично-взвешенной резистивной матрицей и с резистивной матрицей типа R-2R.

Основными показателями ЦАП являютс:

• шаг квантования по уровню ;

• число разрядов двоичного кода m;

• погрешность преобразования ;

• характеристика преобразования .

В качестве примера рассмотрим характеристику преобразования для ЦАП, преобразующего трехразрядный двоичный код и фиксированное напряжение U_оп (рис.105).

1. ЦАП с двоично-взвешенной резистивной матрицей.

Структурная схема ЦАП представлена на рис.106. В своем составе она содержит:

• схему управления, на вход которой поступает входной двоичный код N_вх, которым управляются электронные ключи;

• набор электронных ключей по количеству разрядов входного кода, с помощью которых осуществляет подключение опорного напряжения к резистивной матрице;

• резистивная матрица, обеспечивающая формирование выходного тока i_вых, соответствующего сумме токов, определяемых весовым коэффициентом разрядов двоичного кода;

• усилителя с инвертированием входного сигнала DA, собранного на операционном усилителе и обеспечивающего преобразование выходного тока i_вых в выходное напряжение И_вых.

Принцип работы ЦАП с двоично-взвешенной резистивной матрицей на примере трехразрядного ЦАП с суммированием токов и выходом по напряжению (рис.107).

Если входной двоичный код представить

,

то для трехразрядного кода

.

Каждый i-й разряд N_вх управляет соответствующим i-м ключом, который подключает резистор

,

где R – сопротивление резистора m-го разряда.

При N_вх=100 (ключ К₀ замкнут)

.

При N_вх=010 (ключ К₁ замкнут)

.

При N_вх=001 (ключ К₂ замкнут)

.

При использовании всех разрядов N_вх

.

При выходное напряжение ЦАП

.

Основным недостатком ЦАП с двоично-взвешенной резистивной матрицей является зависимость точности и стабильности преобразования от точности и стабильности резисторов.

При этом диапазон изменения сопротивлений резисторов от R до , что приводит к большому разбросу номиналов. Например, при R=10кОм для ЦАП с m=12 номинальные значения сопротивлений простираются от 10кОм до 2¹²кОм. Поэтому разрядность таких ЦАП не превышает 6…8.

1. ЦАП с резистивной матрицей R – 2R.

Недостатки ЦАП с двоично-взвешенной резистивной матрицей исключается, если в качестве формирователей разрядный токов использовать многозвенную цепочку резисторов типа R – 2R. В этом случае резистивная матрица состоит только из двух номиналов – R и 2R.

В качестве примера рассмотрим приведенную на рис.108 функциональную схему трехразрядного ЦАП с матрицей R - 2R. Схема включает R - 2R матрицу, три пары электронных ключей, выполненных на МОЛ-транзисторах VT1…VT6 c индуцированным каналом n-типа, на затворы которых подается прямой преобразуемый код Nx (VT1, VT3, VT5) и обратный преобразуемый код (VT2, VT4, VT6). Инвертирование двоичного кода Nx осуществляется инверторами DD1, DD2, DD3. На вход матрицы R – 2R подается опорное напряжение U_оп.

Матрица R – 2R разделена на секции, количество которых определяется числом разрядов двоичного кода. С выходов каждой секции снимаются токи, которые суммируются на входе усилителя с инвертированием входного сигнала, собранного на ОУ DA.

Рассмотрим принцип работы матрицы R – 2R. Пусть на вход ЦАП подан сигнал Транзисторы VT1, VT4, VT6 – в состоянии насыщения.

Входное сопротивление любой отсекаемой от матрицы R – 2R секции определяется параллельным соединением двух цепей, сопротивление которых 2R.

Так, например, сопротивление в точках относительно общей точки .

Ток, отбираемый матрицей от источника U_оп, определяется .

Тогда

Таким образом, через переключатели тока VT1, VT3, VT5 протекают токи I₁, I₂, I₃, значения которых пропорциональны весовым коэффициентам разрядов двоичного кода.

Если учесть, что эти токи подключаются к инвертирующему входу усилителя DA, то можно записать выражение для его входного тока.

.

Входное напряжение

При R_oc=R

ЦАП изготавливаются промышленностью в виде микросхем. В таблице (рис.109) приведены данные двух микросхем ЦАП с матрицами R – 2R.

Точность и стабильность параметров выходного напряжения ЦАП в основном зависят от точности выполнения и стабильности сопротивлений его резисторов.

Характеристики

Список файлов лекций