Токхейм Р. - Основы цифровой электроники (1988)(ru) (775262), страница 55
Текст из файла (страница 55)
Буферы с тремя со- Буферы с втремя состояниями„показанные на рис. 11.9, б, отсоединяют выходы соответствующего ОЗУ от информационной шины, когда это ОЗУ не участвует в пересылке данных. В каждый момент времени только одному ОЗУ разрешается пересылать данные по общей информационной шине. Соответственно этому линии выборки микросхемы используются также для переключения указанных буферов. Когда буферы выключены, принято говорить, что выходы ниоговыи системы зоз Дееифретар адресе Рис. 11ЛО. Логические структура дешнфратора адреса, генернруюшего сигнал выборки иуиоие мнкросиемы. буферов находятся в состоянии высокого импеданса, при этом они надежно отсоединены от четырех линий данных, подключенных к их входам.
Логические схемы, используемые в простом дешифраторе адреса, показаны на рис. 11.10. В этом примере только тогда, когда на все четыре адресные линии от А, до Ае поступают сигналы логического О, на выходе нижнего 4-входового логического элемента ИЛИ действует НИЗКИЙ уровень. Другими словами, если в адресные линии А — А подана двоичная комбинация 0000, то разрешается работа ОЗУ 0 благодаря поступлению НИЗКОГО уровня на вход выборки микросхемы этого ОЗУ !МЕт).
Если на четыре указанные линии адреса в дешифраторе на рис. 11.10 подана двоичная комбинация 0001 (Аз = О, Ае = О, А, =О„А4 — — 1), то переключается верхний логический элемент ИЛИ. Двоичная комбинация 0001 вызывает появление НИЗКОГО уровня на выходе этого логического элемента в дешифраторе адреса, т.е.
приводит к выдаче активного уровня сигнала в нижнюю линию выборки микро- ЗО4 ГЛАВА <С Ядоес (шестнадцагернннийс С<с нснольауютсн е данной системе Рис. 1141. Карта распределения памяти для простейшей мнпропроиессорной системы с дву- мя ОЗУ !6 х 4.
Карта раснределсииа ° амати миироирецсссорией системы " Соотистствуюших четырем самым старшим двоичным разрядам ионного с-разрядного адреса.-Прим. Верее. схемы ЗУ. В результате разблокируется нижнее ОЗУ 1ОЗУ 1). Дешифратор адреса, показанный на рнс.
!1.!О, дешифрует состояния четырех самых «старшнх» адресных линий", чтобы выдать нужный логический уровень на вход выборки микросхемы каждого ОЗУ. Состояния четырех самых <<младших» адресных линий (от Ао до Аз) дешнфруются внутри самих микросхем ОЗУ, н в результате выбнрается точный адрес 4-разрядного слова. В МПС, изображенной на рнс. !1.9 н ! 1.!О, используются восемь адресных линий. Это означает, что микропроцессор може~ генерировать 256 (2') различных адресов. В системе на рнс. 11.9 н !1.1О первые !6 адресов используются в ОЗУ О, а последующие 16 адресов — в ОЗУ !. Обычно рисуют карту рагу<реди<се<сия памяти микропроцессорной системы, которая лля нашего простого случая приведена на рнс. 11.11.
Из этого рисунка видно, что первые 16 (10 в шестнадцатернчной системе) адресов используются в ОЗУ О. Это адреса от 0 до 15 1от 00 до ОР в шестнадцатеричной системе). Вторая группа нз 16 адресов используется в ОЗУ !. Это адреса от 16 до 31 1от 1О до 1Г в шестнадцатеричной системе). Еще 14 групп адресов (с третьей по шестнадцатую) по !6 адресов в каждой в нашей миниатюрной системе не используются. Заметим, чю прн указании адресов в микропроцессорной системе обычно применяются шестнадцатернчные обозначения.
На рнс. 11.9, б два блока обозначены как буферы с тремя состояниями, условное графическое обозначение для которых прнвелено на рнс. !1.!2,а. У буферного элемента ЗО5 циФРОВые сисгьмы Входы Вы»од (неинверти- руыщий) Дая»ь е )сс 1А 4Д 1У 2С 4У зс зд 2У Общий зу Р с.
11.12. а - условное графическое обозначение буфера с греми состояниями; б схема расположении выводов лл» счезверенного зристабильного буферного элемента ттд ИС 74125 (восароизводитс» с разрегпеаи» фирмы Рййпебся); я .таблица истинности лля ИС 74125(воспроизволизся с разрешсни» фирмы З)йпе!)сь).
Услаеныс одатааче»»я. 1 НИЗКИЙ уровень нааря»имия, Н ВЫСОКИЙ уровень нааряис»ия, Х лнзбос состояние, (2) высокий импс- ланс 6 с тремя состояниями имеется информационный вход А и неинвертирующий выход у. Когда на управляющем входе С буфера устанавливается логическая 1, его выход У переключается в состояние высокого импеданса (высокого выходного сопротивления г.) и надежно отсоединяется от входа. Промышленный вариант микросхемы буфера с тремя состояниями представлен на рис. 11.12,6. Это схема расположения выводов для счетверенного тристабидьиого буферного элел)енто ТТЛ ИС 74125.
Таблица истинности для ИС 74125 приведена на рис. 11.12,в. Подводя итог, можно сказать, чзо дешифратор адреса используется для выбора и активизации именно того устройства, которое в данный момент нужно присоединить к шине данных МПС. Дешифраторы адреса обычно строят- Счетверенный триста- бмгьный буферный элемент ТТЛ ИС 74125 глава ~г ся на основе комбинационных логических схем (простых вентилей). Для подключения большого числа устройств к обшей информационной шине применяются буферные элементы с тремя состояниями. У таких элементов имеется управляющий вход; при подаче на этот вход запрещающего сигнала выход буфера переключаегся в состояние высокого импе- данса (высокого с).
Дешифраторы адреса и буферы с тремя состояниями широко используются в микроЭВМ, где они обычно входят в состав микропроцессоров, больших ОЗУ, ПЗУ и интегральных адаптеров внешнег о интерфейса". Выполняя следующие задания, проверьте, хорошо ли вы ус- воили излоэиенньш лштериол.
23. Устройство (рис. 11.9), называемое , выбирает в этой системе ОЗУ, которое нужно использовать. 24. Если данное ОЗУ (рис. ! !.9) не используется, оно изолируется от шины данных с помощью 25. Если микропроцессор (рис. 11.10) выдает двоичную комбинацию 0000!000 на адресную шину, то активизируется ОЗУ пол номером . и открывается доступ к его ячейке памяти с адресом... (десятичное число). 26. Если на управляющем входе буферного элемента с тремя состояниями (рис. 1! Л2) действует ВЫСОКИЙ уровень, то выход У буфера (связан с его входом А; находится в состоянии высокого импеданса).
Перелача ленных 11.8. Передача данных Параллельные лина» сват» Посчеловательнэя Вгорыа нерелачн " То есть схем соггряягеггия лгиьропроиессора с периферийными устройствами. дрим. нерее. Большая часть данных в цифровых системах передаегся непосредственно по проводам и проводникам печатных плат. Обычно возникает необходимость в многократной передаче информационных двоичных сипгалов из одного места в другое. В некоторых случаях нужно передавать данные на большие расстояния по г'елефонным линиям и кабелям. Если бы все данные передавались одновременно по ггараллельным линиям связи„общая длина таких кабелей была бы слишком велика и они были бы слишком дороги. Вместо этого данные передаются по одному проводу в последовательной форме и группируются в параллельные данные на приемном конце этой единственной линии связи.
Устройства, используемые для последовательной посылки и при- 307 ЦИФРОВЫЕ СИСТЕМЫ Передано Выходы Параллельные данные Мультеолексоры 1М$.Х) ема данных, называются соответственно мулыпиплексорами (М()Х) и де тпультиплексоралти (РЕМ(5Х). Принцип работы мультиплексора н демультиплексора иллюстрируется на рис. 11.13. Параллельные данные от одного из цифровых устройств с помощью мультиплексора преобразуются в последоеаптельньле информационные сигналы, которые передаются по одному проводу.
На выходе демультиплексора эти последовательные сигналы снова группируются в параллельные данные. Обратите внимание на наличие линий управления, которые должны обязательно связывать мультиплексор и демультиплексор. Эти линии обеспечивают синхронную работу обоих устройств. Заметьте также, что !б входных линий «сокращаются» на выходе мультиплексора всего до нескольких линий передачи. Система на рис.
11.13 работает следующим образом. Мультиплексор сначала подсоединяет вход О к линии последовательной передачи данных. Соответст вующий би г данных пересылается к демультиплексору; последний помещает этот бит на выход О, Затем мультиплексор и демультиплексор осуществляют пересылку следующего бита данных со входа ! на выход ! и т.д. За один раз пересылается один бит. Мультиплексор работает аналсп ично однополюсному многопозиционному переключателю поворотного типа, как показано на рнс.
11.! 4. Анало~ом мультиплексора здесь Демультоелексоры 1пемпх) Рпс. 11ЛЗ. Последовательная передача данных с нспольтованнем мультнплексора н демультнплек- сора. 1'ЛАВА П зов Пара лел да ые Рнс. !1.14. А чнтелем. является переключатель ЯИ'-1. Демультиплексор работает аналогично переключателю поворотного типа, обозначенному на рис. !1.14 5И'-2. Механический принцип управления в этой схеме гарантирует подключение входа 5 переключателя ! к выходу 5 переключателя 2. Заметим, что механические переключатели на рис. 11.14 допускают передачу данных в любом из двух возможных направлений. Мультиплексоры и демультиплексоры собираются из логических элементов и поэтому допускают передачу данных только со входа на выход, как в схеме на рис.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
