Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 2)

С помощью таблиц 1 и 2 получим кодовые выражения микропрограммы для УА с естественной (табл. 3) и принудительной (табл. 4) адресацией.

Таблица 3 Таблица 4.

Из сравнения таблиц 1 и 2 следует, что для хранения микропрограмм с естественной адресацией необходимо 140 бит, а для УА с принудительной адресацией 164 бит. Таким образом, предпочтительней вариант с естественной адресацией. На рис. 1 изображена функциональная схема УА с естественной адресацией.

Рис.1.

Построение принципиальной схемы.

Будем строить наше устройство на элементах серии 155 и 555, так как они являются наиболее распространенными сериями и имеют полный набор необходимых элементов для построения схемы в соответствии с операционным описанием и функциональной схемеой устройства.

Регистры данных РГД1 и РГД2 строится на микросхеме 8-разрядного сдвигового регистра К155ИР13. Управляющие сигналы S0, S1 обеспечивают запись кода А и В врегистр (S0=1, S1=1) и сдвиг влево (S0=0, S1=1). Они формируются из управляющих сигналов управляющего автомата в соответствии с уравнениями:

S0 = УЗП , S1= УЗП + УСДВ1.

Счетчик байт (СЧБ) собран на МС К555ИЕ7, по сигналу УН загружается начальные данные, счетный вход стробируется генератором импульсов (ГИ), счет производится согласно уравнениям: U = ГИ* УСДВ1, D = 1. Так как необходим 5-разрядный счетчик, то в качестве старшего разряда и спользуется выход PU, служащий для наращивания разрядности.

U = ГИ* УСДВ1.

Счетчик единиц состоит из двух МС К555ИЕ7. При УН счетчик обнуляется, счетный вход стробируется ГИ, в качестве старшего разряда используется выход Q1,

U = УСЧ1 + ГИ = ГИ | УСЧ1, D= УСЧ2 + ГИ = ГИ | УСЧ2

Операционная часть устройства потребляет при питании +5В около 0,8Вт.

Построение устройства в виде микропроцессорного вычислителя на БИС К580ВМ80А.

Микропроцессорный вычислитель имеет стандартную структуру. Главной задачей проектирования является создание алгоритма работы вычислителя и создание программы.

Разработка обрабатывающего алгоритма.

Исходными данными являются два 128-разрядных кода, которые содержатся в памяти (data1 и data2) . По окончанию вычисления программа сохраняет данные в ячейках Znak и Res.

Схема алгоритма представленна на рис. 8.

Начало

СЧЕ:=0, СЧБ:=16

Подпрограмма Loop

Загрузка в HL адреса

начала Data1 HL C

Loop(HL, C) Loop (HL, C)

Сохранение С в Е

СЧЕ:=0, СЧБ:=16

Загрузка в HL адреса

начала Data2

Loop(HL, C)

Пересылка Е в А

А:= А - С

нет С > А

да

Пересылка С в А

А:= А - Е

Сохранение 01h в Znak

Сохранение А в Res

Конец

Рис. 8.

Алгоритм подпрограммы Loop представлен на рис.9.

Начало п-п Loop

Преесылка данных с адреса HL

в А

СЧБИТ:=8

Сдвиг А влево.

нет

Бит = =1

да

С:= С + 1

СЧБИТ:=СЧБИТ-1

нет

СЧБИТ=0

да

HL:= HL + 1, СЧБ:=СЧБ-1

нет

СЧБ=0

да

Выход

Рис.9.

Где СЧБ- счетчик байт (два кода по 16 байт), СЧБИТ-счетчик бит, HL – адрес нахождения байта информации, А- аккамулятор, С- счетчик единичных символов. Е-ячейка хранения промежуточного результата счетчика ед. Символов.

Листинг программы на языке асемблера.

Отладка и выполнение программы.

Оталдка и выполнение программы производилось с помощью эмулятора микропроцессора К580ВМ80А на персональном компьютере.

Характеристики

Список файлов курсовой работы