учебник.1 (559254), страница 7

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 7)

_

Х₃ =y₁y₂y₄ (47)

_ _ _

Х₄ =y₁y₂y₄

_

Х₅ =y₁y₂y₄

_

Х₆ =y₁y₂y₄

Х₇ =y₁y₂y₄

Реализация системы логических функций (47) достигается применением восьми элементов ЗИ, что дает наиболее простой дешифратор, получивший название линейного.

Функциональная схема такого дешифратора представлена на рис. 60.

Так как интегральные логические схемы обладают ограниченным значением коэффициента объединения по входу (ограниченным числом входов) К_об, то в случае К_об  m, где m – число разрядов двоичного кода, строят многоступенчатые дешифраторы.

1. Многоступенчатые дешифраторы.

Среди многоступенчатых дешифраторов можно выделить пирамидальную и матричную схемы построения, а также схему на основе коммутации нескольких управляемых дешифраторов.

Пирамидальная схема построения дешифратора на всех ступенях коммутации использует только элементы 2И с обязательным подключением выхода элементов i-ой степени ко входам только двух элементов (i + 1) –ой ступени.

Число ступени коммутации определяется разрядностью двоичного кода, т.е. Кст = m

Рассмотрим синтез многоступенчатого дешифратора «3-8» по пирамидальному принципу. Система логических функций, определяющих принцип работы дешифратора соответствует (47).

Количество элементов 2И на последней (m-ной) ступени M_m = 2^m = 8.

Количество элементов 2И на (m-1)-ой ступени M_m-1 = 2^m-1 = 2² = 4

Количество элементов 2И на (m-2)-ой ступени M_m-2 = 2^m-2 = 2¹ = 2

Общее количество элементов 2И составляет

М = М_m + М _m-1 + М _m-2 = 2^m + 2^m-1 + 2^m-2 = 8+4+2=14.

Функциональная схема многоступенчатого дешифратора, построенная по пирамидальному принципу, представлена на рис.61.

Матричная схема многоступенчатых дешифраторов строится так, что требуемое число разрядов двоичного кода m делится на группы, количество которых определяется разрядностью двоичного кода дешифраторов, имеющихся в наличии m₁, т.е. , что соответствует числу дешифраторов первой ступени коммутации, типа «m₁ –n₁ ».

Вторая ступень коммутации образуется матрицей элементов 2И, количество которых соответствует требуемому числу выходов проектируемого дешифратора n = 2^m. Число входов элементов И определяется числом групп, т.е. числу дешифраторов первой ступени.

Число строк и столбцов матрицы определяется числом выходов дешифраторов первой ступени n₁ = 2^m1.

Рассмотрим пример синтеза дешифратора «4-16» при имеющихся дешифраторах типа «2-4», т.е. m = 4, n = 16, m₁ = 2, n₁ = 4.

Синтез дешифратора начинают с определения числа групп , что соответствует числу дешифраторов «2-4» на первой ступени коммутации.

Вторая ступень коммутации представляет собой квадратную матрицу 4х4 из элементов 2И, число которых равно числу выходов проектируемого дешифратора n = 16. Входы этих элементов подсоединяются к выходам дешифратора строк DD1, определяющим строки матрицы, и выходом дешифратора столбцов DD2, определяющим столбцы матрицы.

Функциональная схема дешифратора «4-16» представлена на рис. 62.

Многоступенчатые дешифраторы на основе коммутации нескольких управляемых дешифраторов могут быть построены следующим образом. Зная общее число разрядов двоичного кода m и общее число разрядов унитарного кода n = 2^m, определяют число разрядов двоичного кода дешифраторов первой ступени коммутации m1 и второй ступени коммутации m₂ из условия m =m₁ + m₂. При этом n₁ =2^m1, а n₂ = 2ⁿ¹

Рассмотрим принцип построения схемы двухступенчатого дешифратора «4-16» на основе дешифраторов «2-4» с входом управления Е (рис. 63).

Таким образом

m = 4, n = 16, m₁ = 2, n₁ = 4, m₂ = m – m₁ = 4 – 2 = 2, n₂ = 4

Количество дешифраторов второй ступени определяется количеством разрядов унитарного кода дешифратора первой ступени n₁ = 4.

Функциональная схема дешифратора содержит пять дешифраторов «2-4»: DD1 – первая ступень, на информационные входы которого поступают старшие разряды общего двоичного кода

А₈ А₄, DD2, DD3, DD4, DD5 – вторая ступень, на информационные входы которого поступают младшие разряды общего двоичного кода А₂ А₁, а на входы управления поступают выходные сигналы дешифратора первой ступени Е₀, Е₁, Е₂, Е₃ соответственно. На рис.64 представлена таблица соответствия проектируемого дешифратора, функциональная схема которого представлена на рис. 65.

1. Мультиплексоры и демультиплексоры.

1. Общие сведения о мультиплексорах

Мультиплексором называется электронный цифровой узел, осуществляющий подключение (коммутацию) одного из n информационных входов (D₀, D₁,…D_n-1) к выходу (Y) в зависимости от цифрового двоичного кода подключаемого информационного входа, содержащего m разрядов, причем n = 2^m, т.е. двоичный код адреса (А₁, А₂, А_y,…, А_2m) определяет десятичный номер информационного входа.

Для управления мультиплексором часто используют дополнительный вход управления Е, с помощью подаваемых сигналов на который он либо открыт (Е=0), либо закрыт (Е=1).

На электрических схемах он обозначается при m = 2 и n = 4 как показано на рис.66.

Функциональное обозначение мультиплексора либо MUS, либо MS, либо MUX, либо MX, а в схемотехнике он обозначается «1 – n», что читается как «один из n».

1. Одноступенчатый мультиплексор.

Рассмотрим принцип построения мультиплексора «1-4».

Для синтеза необходимо задать алгоритм работы мультиплексора «1-4» с помощью одновходовой таблицы истинности (рис. 67).

Представим логическую функцию выхода мультиплексора в DHФ, используя таблицу:

(48).

Для реализации схемы на элементах И – НЕ преобразуется (48):

(49).

Анализ (49) показывает, что для реализации схемы мультиплексора «1-4» необходимо использовать 5 элементов 4И – НЕ.

Функциональная схема мультиплексора представлена на рис. 68.

Следует отметить, что количество входов у элементов, на которых реализуется функциональная схема одноступенчатого мультиплексора (коэффициент объединения по входу ИЛС К_об), должно быть не меньше общего числа переменных, поступающих на вход мультиплексора

, где

m - число разрядов двоичного кода адреса;

d_i = 1 - i -й информационный вход;

Е_i =1 - i -й вход управления.

Таким образом К_об  m + 2. (50)

Если окажется, что условие (50) технически не реализуется (нет ИЛС с требуемым К_об ), то проектируют многоступенчатые мультиплексоры.

1. Многоступенчатые мультиплексоры.

Процесс построения схем многоступенчатых мультиплексоров называют наращиванием мультиплексоров.

В основу наращивания положена разработка функциональной схемы мультиплексора с заданным числом информационных входов n на основе мультиплексоров с числом входов n₁ (мультиплексоров, именующихся в наличии) что и достигается построением многоступенчатого мультиплексора.

Количество мультиплексоров первой ступени определяется

Число информационных входов мультиплексора второй ступени

n₂ = N_М

При этом, число разрядов адреса многоступенчатого мультиплексора

m = Iog₂ n ,

а число разрядов адреса мультиплексоров первой ступени

m₁ = Iog₂ n₁ ,

а число разрядов адреса мультиплексоров второй ступени

m₂ = Iog₂ n₂ ,

и, в конечном счете,

m = m₁ + m₂.

Говорят, что многоступенчатый мультиплексор, построенный по такому принципу, есть мультиплексор по пирамидальной схеме наращивания. Если окажется, что N_M  n₂, то образуется третья ступень коммутации.

Рассмотрим, например, вариант построения мультиплексора «1-16» на основе мультиплексоров «1-4».

Количество мультиплексоров первой ступени N_M  = 4, а на второй ступени используется один мультиплексор.

Функциональная схема двухступенчатого мультиплексора «1-16» представлена на рис. 69.

Микросхемы DD₁ … DD₄ – мультиплексоры первой ступени, адресные входы которых соединены с младшими разрядами А₁А₂ адреса двухступенчатого мультиплексора.

Микросхемы DD₅ – мультиплексор второй ступени, адресный вход которого соединен со старшими разрядами А₄А₈ адреса двухступенчатого мультиплексора.

Выходы мультиплексоров первой ступени у₀, у₁, у₂, у₃ соединены с соответствующими информационными входами мультиплексора второй ступени D₀, D₁ D₂, D_3.

Следует отметить, что все рассмотренные мультиплексоры коммутируют только источники информации с одноразрядными кодами.

Для коммутации многоразрядных источников информации в каждом разряде используется свой мультиплексор. Таким образом, для коммутации источников информации с n – разрядными двоичными кодами необходимо использовать n мультиплексоров .

1. Принцип построения демультиплексоров

Демультиплексором называется электронный цифровой узел обеспечивающий подключение одного информационного входа к n приемникам информации в зависимости от кода адреса, определяющего номер подключаемого приемника.

Число разрядов двоичного кода m адреса связано с числом приемников информации n соотношением

m = log₂n .

в качестве демультиплексоров широко используют дешифраторы с входами управления Е.

Так, например, при исследовании дешифратора «2-4» с входом управления можно построить демультиплексор, у которого вход управления Е используется как информационный вход y, адресные входы – как адресные входы демультиплексора, а выходы дешифратора – как приемники информации D0, D1, D2, D3 (рис.70).

Процесс функционирования такого демультиплексора представляется одновходовой таблицей рис. 71 и системой логических функций (51).

Характеристики

Список файлов вопросов/заданий