hhis12 (558078), страница 6
Текст из файла (страница 6)
81 с мсл л '."М аеа аат ' Ю:мпарлтср тике исп. льчуегся название дешифратор. В табл. 8 6 в конце главы представлено большннсаво применяемых дешнфрагоров. срсоорсч влш. и лали ы ,к я~н-стс к ла ~ лссяаичльл !" ~ я Юл Приоритетиьй шифратор. Приорнте1 ный шифратор формнруе ~ на выходе двоичный код, сооаве~с~вующии входу с наивысшим номером (прнорн еа ом), который возбуждается. Наиболее часто эта схема используется в аналого-цифровых преобразователях с параллельным преобразованием (см. следующую главу) и в проектировании микропроцессорных сиз ем.
Примерами устройств такого типа являются схема '148 8-входовый (3 выходных разряда)приоритетный шифратор н схема "147 10-входовын. Увражакипс 8.20. Спрссь-:чр и с прсятсишин Су,с указыва ь какск ьл «саырш вх лсч имсс; вы жип урсюн~ ~вес сс*апл ыс вхйлы т лины имать низкий урсвснь) Сумматоры и другие арифметические устройства. На рис 8.37 изображен 4-разрядный полный сумма *, ор. Он прибавляет 4-разрялное двоичное число А., к 4-разрядному числу В, и вырабатывает на выходе 4-разрядную сумму 5, плюс разряд переноса П,„, Для суммирования больших величин сумматоры можно наращивать Для этой цепи претусмотрен вход П, на коаорый поступает выха дной сиг нал переноса от предыдушеа о (младше' о) сумматора.
На рис. 8,38 показано. как строп'ся схемы для суммирования двух Х-разрядных двонччых чисел, 8-ааара иаи:инна,аьсс' ' рис Х:8 Нлчашивани суммачср; -ра -Ф; Часто в качестве сумматоров нспоЛ~', м» зуюч.ся арифметико-логнческне устрой~;, ва (АЛУ). Эз н устройства фактичее~$~ предназначены для выполнения целя)бух. ряда различных функпий В чагтноез~~ 4-разрядная АЛУ '181 (с возможностьф~~'.~ расширения для обработки слов бс:лью ' "~ длины) може ~ выполнять сложение, вь ганне,:данг двоичных раэря;юв. срав' ' ла ние величин н неко хорале другие функ ч', Время выполнения арифметических' о,:.',, раций в сумматорах и АЛУ нахо ,, ь",:" в пределах от наносекунд ;и де«я~~ наносекунд в зависимости от типа люф~~~".,'--' ческого семейства Итегральные умножи ~ ели выпускак~~',~-'" в конфигурадиях 8 бит х 8 бит и~; ~~ ~6 би1 х 16 бнг Разновидн 1стыч: Уайк(8!,";,', жите.~ей., кстторые в основном испо~';"'Ф,' нон, являюзси так называемые у ынояа~~~"::~ь:' ти-накоапгтегаа, к'" ~оране лэкплчяп,„,:::-: Г сумм) произведений Оли; акжс вьщо~', » няются в ра мерах 32 ч 32 с 64-битопыа('::-',':; произве аеием плюс несколько лоповявю: 2 ~альных бит для сохранения суммы $"'и .ереполнеиащ Уьшожиге .и- лакопитпйоюс,.' л умножители выпускаются с вРеМ .;,.;=; "~' л лб ш.
*. )С)1 уашс жителей Ва меньше — 5 нс (тип.) дпя умножя™й.";:;. 16: 16. Другим ариФметическим устроиств ) '*' используется в цифровой обра'::~игналов является коррелятор, косравнивает соответствующие биты очек битов, вычисляя число сов" " битов, Типовой интегральныи ор сравнивает два 64-разрядных. могут сдвигаться во внутренних х сдвига Какой-либо набор бнт ": Игнорироваться ( смнскнроваться») ин. Типовые времена состав.ив, т.е.
лента бит може~ тактис частотои 35 МГц, с разрешеабжт в корреляции для каждого '-';ВГыкисляется отклонение (как в ' 'ы. фильтре с КИХ) вместо суммы м) попарносвязанных произве' ух,цепочек целых чисел. Типнчеры-целые числа от 4 до 10 бит от 3 до 8 слов (конечно, нмезможность расширения) ' ее:сложными арифметическими являются процессоры с пла::запятой, которые осуществляют , суммирование, умножение, вы- , Е тригонометрических функции, и корней. Обычно они исполь"-.совместно с определенными ",,цессорамии приспособлены для .- в стандарте, известном как ;" который определяет размеры 'о;,'80 бит), формат и т,д Примеких устройств (плюс основные пессоры) являются схемы 8087 ;",80287 180286). 80387 (80386) и 8020 301 Они имеют леиствитель,'йомляющую производительность -' флопс (миллион операций с пла'запятои в секунду) или более.
торы. Нн рис 8.39 показав " компара гор чисел. —.оторын ег относи шъные значения чьсе ~ ,,:вырпба~ызсст га вых; с сигналы результатов сравнения. А '" В, А = В и А ° В Входы допускают наращивание для обработки чисел длиной более 4 бит Упражнения 8.2Ь Сисис.рчируи.«; ю мпаратср ы: ыыю я вентиль .шсключаюшсс ': ~иь. котсрыи Ечлс: пав ива о* Л рллрялныс чи,ла Л и В и ссрслс .;: л —.в Схема формирования и контроля бигп паритета. Это устройство предназначено ,"ля выработки паритетного бита. который добавляется к информационному ксловуч при передаче (нли записи) данных, а также для проверки правильности паритета при восстановлении этих данных. Паритет может быть четным или нечетным (при нечетном паритете для каждого символа общее число битов (разрядов), содержащих 1.
нечетно). Например, формирователь паритета 1280 принимает 9-разрядное слово и в соответствии с состоянием управляющего входа вырабатывает на выходе четный илн нечетный бит. Конструктивно схема прелставляет собои набор вентилей сисключающее илюл Упрапиеннс 8.22. Пслуманте кск слс ать фсрми рсваюль ларис та. испо а»уя всвтили «исключаюшсс чти' Программируемые логические устройства. Вы можете строить ваши собственные комбинационные (и даже последовательные) логические схемы на кристалле, используя ИС, которые содержат массив вентилей с программируемыми перемыч.
камн. Существуют несколько париан.*ов ~ аких устроиств, нз которых наиболее популярнымн являются ПМЛ (про раммируемая матричная логика — РА1.1 и ПЛМ (программируемая логическая маы рида Р1,А). ПМ;1. и часалосзл. саада крайне недорогими и сабкичщ устройсм вами, аг аорше должны войта как чанги ннстр,мелю кажлш о разработчика Мы 6)дем описывать комбинационные 11М71 и следующем разделе.
Некоторые другие незнакомые функции. Существ)е~ ьщо~ о других комоиншлюнных схем среднеи степени интеграшано рсдс а авляюших несомненный интерес. Например, и семействе КМОБ есть схема- «мажоритарная логика», кс гора~ а оворнт, чз о возбуждена бо льшая часть 524 Глава 8 ЦМФровые схемы 525 бх -» инвсдь»ацкя ! дене»не - »»еся !нянь»н »сд ! рс Г») дз о)» пв день".' Я .4» '-' »А, 0000 0001 00 10 ОО! 1 о»оо О»О! 0110 01! ! 1000 1%1 0011 ол!о О!О! 01:О 011! 1ОО ! »ОЯ !Ою 1011 1!00 Рис Н 4! , )мзр 4* ! ~85Р Рис 8Ж входов. Имое »ся также двоично-десятичное устройство дополнения до 9, назначение которого не требует пояснений Сушествует схема «барабан в сдви!атель».
которая сдвигает вхолное число на и 1задаваемое) разрядов н может наращиваться до любой длины. 8.15. Реализации нровзвольных таблиц истины К счастью, болыпинство нз проектов цифровых схем не состоит нв стряпни безумных устройств на вентилях для реализации сложных логических функпий. Однако временами, когда вам нужно связагь несколько сложных таблиц истинности, число вентилей может стать слишком большим. Возникает вопрос, нельзя лн найти какой-то другой путь. Таких путей существует несколько. В этом разделе мы кратко рассмотрим, как использовать мультиплексоры и демультиплексоры для реализации произвольных таблиц истинности.
Затем мы обсудим в обшем более мошные методы, используюшие программируемые логические кристаллы, в частности ПЗУ и ПЛМ. Мультиплексоры в качестве реализации обобщенных таблиц истинности. Нетрудно видеть, что и-входовый . мультиплексор может быть использован для генерапиа шобо11 таблицы истинности на и входов без применения каких-либо внешних компонентов. если просто нн нх входы подать соответствуюшне высокие и низкие уровни. Схема на рис.
8.40 говорит, является ли входное 3-разрядиое двоичное *испо простым Не столь очевидно, что мульти- плексор на и входов с помошью толь о одного инвертора может быть нспользо) ', ван для генерации таблицы истинносгля!Г " 2и входов. Например„рис. 8.41 покаЭО)1,— вает схему, которая определяет лмеегц)))б", нет данный месяц года 31 день, где мее»з1»:,,У ьот 1 до 12) задается 4-битовым входоя»ьз.'," Хитрость в том, чтобы заметить, что зйпея':;."» данного состояния адресных бито!ц", прнклалываемых к мультиплексору,-в»~» ход екак функпия оставшегося входноиь „, бита) должен быть равен Н. Ь, Ао илвМ~ соответственно вход мультиплексора.цд)р;:,' зывается с логическим высоким, логвцьва=' ским низким, А ллн А' . ...,,г Уираян»ение 8.23.
Схеме ия рис 841 Сао»4)яз)й'а!."'-;! зхбяицв оокмыияююую. имею яи ииняыи месяц»921,. ионн с ня.нинон м»ресяцней мескцз С»рупия!!Г месяцы я пары согяяснс стярц»им знз осиек,„, Ои»хм зиресз 2С»я кендой евры обознззение ян'е п»Тесн н орояерьте. сю схема оезяез нз * ямом'Ван;;:-' ссяя ззяянныи месяц нмее. 3! цеиь Забавное примечание: оказывается..
в)ьха,. »,', данную таолицу истинности можно.)»44»-,":"а оизовать только с одним венПЫЛ185 ' «исключаю!цее илии, если 1»сполЬЗОВВ~»,1 лля несушествуиядих месяцев злак::,4, !любое значение)! попы»айтесь сдеяйбз;,;.б !То самостоятельно .Зто дасг !»имэпи,."." можность прнооре»-.ев опыт в сос! анлпФ~~'. -' карт Карно. Дешвфраторы кан обобшенвые табзвва~)1»11 испвавосгв. Деепифраторы !аггхе ползя,"1: зянц упрости! ь комбинационную 1»01~»,' особсшю в тех сз»учаях. к»згда лужи" ЛУЧИТЬ НЕСКОЛЬКО ОДТЮВРЕМЕИНО Д вуюпьих выходных сш-надои В кач~:..., примера попробуем составить преобразования двончно-десяеичноыз да в код с избытком 3 Табтп!а ле '-"агакого преобразования имеет вид; Итияныи Дяоизно- С и»б»иком а Исси»изныв ",.здесь используем 4-разрядный (в "'" о-леся!ичном коде) вход как адрес )пцифратора. а выходы дешифратора ательной логике) служа! в ха' »входов для нескольких вентилей .формируюших выходные биты.
как ' но на рис. 8.42. Заметим, что в этой ";выходные бизы не явояются взаимчаюшлми. Аналогичную схему ' .::,использовать в качестве устрой- задания рабочих циклов в стай машине: при каждом состоянии увыполняются различные функцин воды, заполнение. врашенис бахи т. д ) Вскоре вы увидите, каким "м вырабатывается последователь- .ДВОИЧНЫХ КОДОВ., СЛЕДУ1ОШНХ ЧЕРЕЗ е промежутки времени.
Бндгевидуе выходом дешифрагора носят на»ммннтермыи и соотвееству!от попа карте Карно. и программируемая логика. Эти ' вопиют вам программировать их е связи. В этом смысле они . Оски явля1Отся ус111Оисгннмл с па, л буду — » 1зассмшриваться позднее. с т)вя'срами ре1ис'"рами 1' т г д восле пр»зграммированвя олн яв,. и' ст)зО»О кОмбинапиОинымл. 8018 , уют также последоватечьностные ,ммируемые ло»ические устройства "зл.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
